東芝などがSTT-MRAMでキャッシュ、消費電力はSRAMの1/10以下に東芝と東京大学は、SRAMを用いていたプロセッサー内のLast Level Cache（LLC）をSTT-MRAM（Spin Transfer Torque Magetoresistive RAM）で代替する技術を共同で開発した。半導体回路技術の国際学会「ISSCC 2016」（米サンフランシスコ）で詳細を発表する（Session 7.2）。発表前日の2月1日のデモセッションで、試作したSTT-MRAMのICと、プロセッサーに見立てたFPGA間でのキャッシュの利用を実演した。
ノーマリーオフコンピューティングはIoT時代の必須技術となるのか?(1) ノーマリーオフコンピューティング基盤技術開発プロジェクトが成果を報告
コンピュータは、スマートフォンなどの携帯機器が中心になり、さらに、ウェアラブルやセンサベースの機器が伸びてきており、それらの機器では電力消費の低減が非常に重要となる。このため、NEDO(新エネルギー・産業技術総合開発機構)では平成23年9月に「ノーマリーオフコンピューティング基盤技術開発」というプロジェクトをスタートさせた。 これらの機器の各部分は、電源がオフというのが通常の状態で、本当に動作させる必要がある時に、本当に動作する必要がある部分だけに電気を供給することによって消費電力を低減するという基礎技術を開発しようというのが、このプロジェクトの目標である。 このプロジェクトは、東京大学(東大)の中村宏 教授をリーダとして、東大、東芝、ルネサス エレクトロニクス、ロームで推進され2016年の2月28日で終了する予定になっている。残りの期間が3カ月弱となり、概ね研究成果がまとまって来たことか
東芝が“ノーマリーオフ”プロセッサー、L2以下のキャッシュをSTT-MRAMに
東芝は米国Washington D.C.で開かれた半導体の国際学会「IEDM 2015」で、「ノーマリーオフプロセッサー」を開発したと発表した。これにより、プロセッサーの消費電力を65％削減したという。
「不揮発性はパワーゲーティングにこそ生きる」、東工大がSRAM＋MTJで実証
東京工業大学 像情報工学研究所 准教授の菅原聡氏と特任助教の周藤悠介氏、特任助教の山本修一郎氏らの研究グループは、不揮発性メモリーに使う強磁性トンネル接合素子（MTJ）をSRAMに付け加えた「不揮発性SRAM」から成るキャッシュ回路を開発。これを使って、ノーマリーオフ動作と、不揮発性を生かした細粒度のパワーゲーティング動作を比較し、後者の方がエネルギー性能に優れることを明らかにした。 神奈川科学技術アカデミー（KAST）との共同研究による成果。2015年3月9日～13日にフランス グルノーブルで開催された国際学会「2015 Design, Automation and Test in Europe（DATE 2015）」で詳細を発表した（東工大のニュースリリース、KASTのニュースリリース）。 ノーマリーオフが不利な用途も マイクロプロセッサーやSoC（system on a chip）で
東芝がSTT-MRAMにパワーゲーティング、キャッシュ電力を80％削減
東芝は、プロセッサーやSoCに混載するキャッシュメモリーとして業界最高の電力性能をうたう、1Mビットのスピン注入磁化反転型MRAM（STT-MRAM）を開発した。SRAMキャッシュに比べて消費電力を80％削減できるという。動作が必要な構成要素以外の電源をこまめに遮断する、パワーゲーティング技術などで実現した。動作速度もアクセス時間3.3nsと高速である。 「International Solid-State Circuits Conference（ISSCC）2015」（2015年2月23～26日、米国サンフランシスコ）」で詳細を発表した。講演タイトルは「A 3.3ns-Access-Time 71.2μW/MHz 1Mb Embedded STT-MRAM Using Physically Eliminated Read-Disturb Scheme and Normally-Off M
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
