【福田昭のセミコン業界最前線】 プレーナNANDフラッシュの限界に挑むSamsungの14nmチップ
究極の低電圧・低消費を目指すスティープスロープFET
トンネルFETと負性容量FETがスティープスロープの候補 2015年12月に開催予定の国際学会「IEDM 2015」から、カンファレンス2日目である12月8日（火）の午後に予定されている技術講演と、同日の夜に予定されているパネル討論を解説する。8日午後の時間帯では、セッション16からセッション22までの7本のセッションが並行に進む。前回に続いて残りのセッション、すなわちセッション22（ナノデバイス技術）の講演をご紹介しよう。 セッション22（ナノデバイス技術）のサブテーマは、「スティープスロープ・トランジスタ」である。 スティープスロープ・トランジスタは、FETがオフからオンに切り換わる手前の領域（サブスレッショルド領域）で、ゲート電圧の微小な増加に対してドレイン電流を急峻に立ち上がらせることで、低い電源電圧での動作を可能にする。従来構造のFETでは、サブスレッショルド領域における電流の立
次々世代のトランジスタを狙う非シリコン材料（3）～III-V族半導体の「新たなる希望」
次々世代のトランジスタを狙う非シリコン材料（3）～III-V族半導体の「新たなる希望」：福田昭のデバイス通信（35）（1/3 ページ） 前回は、ゲルマニウム（Ge）をチャンネル材料とするMOSFETの研究開発の歴史と現状を紹介した。今回はもう1つの材料であるインジウム・ガリウム・ヒ素（InGaAs）である。InGaAsの歴史と背景にあるIII-V族化合物半導体とともに、研究開発の状況を解説する。 始まりは発光デバイスだった 前回は、ゲルマニウム（Ge）をチャンネル材料とするMOSFETの研究開発状況を説明した。今回は、もう1つの材料であるインジウム・ガリウム・ヒ素（InGaAs）とその背景であるIII-V族化合物半導体を解説するとともに、研究開発状況をご報告する。 InGaAsは「III-V族化合物半導体」の1つである。「III-V族化合物」とはIII族元素とV族元素で構成される化合物のこ
次々世代のトランジスタを狙う非シリコン材料（4）～CMOSの実現手法と試作例
次々世代のトランジスタを狙う非シリコン材料（4）～CMOSの実現手法と試作例：福田昭のデバイス通信（36）（1/3 ページ） 本シリーズは、次々世代のMOSFETで非シリコン材料がチャンネル材料の候補になっていることを説明してきた。最終回は、本シリーズのまとめであるCMOSデバイスの実現手法と試作例を紹介する。従来と同様のCMOSデバイスを非シリコン材料で実現する手法は2つある。 n型FETはGeまたはInGaAs、p型FETはGeをチャンネル材料に使用 本シリーズではこれまで、次々世代のMOSFETでは非シリコン材料がチャンネル材料の候補になっていること、非シリコン材料の候補にはゲルマニウム（Ge）とインジウム・ガリウム・ヒ素（InGaAs）があること、Geではnチャンネル型FETとpチャンネル型FETが試作されていること、InGaAsではnチャンネル型FETが試作されていること、などを
ARMから見た7nm CMOS時代のCPU設計（20）～まとめ：CPU設計の将来像
ARMから見た7nm CMOS時代のCPU設計（20）～まとめ：CPU設計の将来像：福田昭のデバイス通信（31）（1/3 ページ） シリーズ最終回となる今回は、これまでの内容をまとめてみよう。トランジスタの将来像から、消費電力と性能のバランスの取り方、微細化（スケーリング）の余地の拡大まで、ひと通り振り返る。 トランジスタ、配線、メモリの微細化が困難に ARMが7nm CMOS時代のCPU設計を解説した講演の紹介レポートも、今回が最終回になる。講演は最後のまとめに入った。まず、講演の途中で小さなまとめとして挿入した講演スライド5枚を、再掲した。 初めの講演スライドでは、IEDMの発表が次々世代以降のCPU開発でトランジスタ選択を決める重要な指針であることを示すとともに、物理設計の基本となるスタンダードセルのレイアウトとデバイス寸法の関係を説明した。 次のスライドでは主に、論理設計と物理設計
ARMから見た7nm CMOS時代のCPU設計（15）～オンチップSRAMのスケーリング問題
ARMから見た7nm CMOS時代のCPU設計（15）～オンチップSRAMのスケーリング問題：福田昭のデバイス通信（26）（1/2 ページ） 今回は、SRAMの微細化について触れる。16/14nm世代までは微細化が順調に進んできたが、数多くの課題が存在する。周辺回路を縮小しにくいことが、その1つとして挙げられる。 CPUに不可欠なキャッシュメモリの内蔵 CPU設計ではロジック設計のほかに、メモリ設計が存在する。具体的には、キャッシュメモリやタグメモリなどのオンチップメモリ（内蔵メモリ）の設計である。CPUのオンチップメモリ技術には過去から現在までずっと、主にSRAM技術が使われてきた。SRAM技術はロジックとプロセスの互換性があり、なおかつ、きわめて高速にデータを読み書き可能であるからだ。 SRAMの微細化（スケーリング）は、最新世代である16/14nm世代までは、ほぼ順調に進んできた。I
ARMから見た7nm CMOS時代のCPU設計（14）～次々世代の異次元トランジスタ
ARMから見た7nm CMOS時代のCPU設計（14）～次々世代の異次元トランジスタ：福田昭のデバイス通信（25）（1/2 ページ） 今回は、トランジスタ密度をFinFETに比べて、より高められる素子の構造について触れる。代表的なものが、円筒状のチャンネルをウエハー表面と平行に配置する「ホリゾンタルナノワイヤ（HNW）」と、垂直に配置する「バーチカルナノワイヤ（VNW）」である。 円筒状チャンネルの周囲をゲートで取り囲む 前々回に述べたように、FinFET（フィンフェット）の時代はプレーナFETの時代に比べると、はるかに短いと予想されている。シリコン面積当たりのトランジスタ数（トランジスタ密度）を、FinFETに比べてより高められるデバイス構造が求められる。 その有力な候補が、円筒状のチャンネルの側壁をゲートで囲んだ構造のトランジスタである。「GAA（Gate All Around） FE
ARMから見た7nm CMOS時代のCPU設計（13）～高移動度FinFETの期待と現実
ARMから見た7nm CMOS時代のCPU設計（13）～高移動度FinFETの期待と現実：福田昭のデバイス通信（24）（1/2 ページ） FinFETの“延命策”として、チャンネルの材料をシリコンからゲルマニウム（Ge）やインジウム・ガリウム・ヒ素（InGaAs）などに変更する方法がある。だが、ARMの講演では、この“延命策”に悲観的だった。今回は、Ge FETなどが抱える問題と、その打開策について紹介する。 移動度の高さをコンタクト抵抗の増加が打ち消す 前回は、14nm世代から5nm世代にかけてトランジスタの仕様がどのように推移していくかを示した。それから、FinFET（フィンフェット）の延命策を説明した。 FinFETの延命策は、チャンネルの材料をシリコン（Si）から、キャリア移動度の高い別の材料に変更することだと、前回は述べた。ゲルマニウム（Ge）やインジウム・ガリウム・ヒ素（InG
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【福田昭のセミコン業界最前線】 WindowsとAndroidの次を狙う、ルネサスの「Synergy」
【福田昭のセミコン業界最前線】NANDを使った256GBのDDR4互換DIMM「Memory1」をDiabloが解説 ～～NANDメモリを使う揮発性DIMMという構造 - PC Watch
【福田昭のセミコン業界最前線】 東芝、NANDフラッシュとSSDの開発戦略をFMSで公表
【福田昭のセミコン業界最前線】 Intel-Micron連合が発表した“革新的な”不揮発性メモリ技術 - PC Watch
【福田昭のセミコン業界最前線】 東芝からSK Hynixに不正流出したNANDフラッシュ技術
【福田昭のセミコン業界最前線】 ルネサス モバイルの挑戦と挫折