IoT(モノのインターネット)市場が拡大する中で、エッジ側の機器制御で重要な役割を果たすことが期待されているリアルタイムOS(RTOS)について解説する本連載。第50回は、イタリア発のRTOS「BeRTOS」を紹介する。
IoT(モノのインターネット)市場が拡大する中で、エッジ側の機器制御で重要な役割を果たすことが期待されているリアルタイムOS(RTOS)について解説する本連載。第50回は、イタリア発のRTOS「BeRTOS」を紹介する。
審議中のIEEE 754の拡張である754rの主要な追加の一つは、10進の浮動小数点演算である。科学技術計算の場合は、現在、IEEE 754で定義されている2進の浮動小数点演算で問題が無いが、事務計算では10進演算の必要性が高い。 例えば、2進の浮動小数点形式では、0.1は指数が2の-4で、仮数は1.10011001100 …と1100の繰り返しが無限に続く値となり、有効ビット数の範囲で非常に近い数は表現できるが、きっかり0.1を正確に表現することはできない。このため、利息を計算して、1円単位に切り上げるなどという計算を2進の浮動小数点演算で行うと、誤りが生じる場合がある。このため、財務計算などでは、ソフトウェアで10進の浮動小数点演算を行っている。また、通常、金額のデータなどは10進数の形式で保存されており、これを演算のために2進数に変換し、計算後、10進数に変換して格納するのは、無駄が
例えば、3GHzクロックの1周期は3.333*10^(-10)秒であるし、太陽の質量は1.9891*10^30Kgというように、工学や理学の分野では、非常に小さな値や非常に大きな値を扱う必要がある。しかし、このような大きな数や小さな数は整数で計算することはできない。このため、浮動小数点形式というデータ表現形式が用いられる。 浮動小数点形式では、数値を1.9891*10^30のように表現する。このとき、1.9891を仮数(Mantissa)と呼び、10の30乗の方を指数(Exponent)と呼ぶ。このように数値を表現すれば、ゼロを30個も並べる必要はなくコンパクトに表現できるので、科学技術計算用には、コンピュータでも浮動小数点形式のデータが使われている。 IEEE 754以前の浮動小数点データフォーマット コンピュータの揺籃期には、各社が独自に命令アーキテクチャを作り浮動小数点データのフォー
Veritakは、高速Verilog HDLシミュレータです。WindowsXP/Windows2000/Vista(32ビット/64ビット)/Windows7(32ビット/64ビット)の環境下で動作します。 LSI エンジニアによるプロフェッショナルLSIエンジニア為の設計ツールですが、FPGAの開発ツールとしてもご利用いただけます。 フリーのWEB Editionでもゲート規模でいえば、搭載RAMも含めると100万ゲート規模の開発が可能な時代になってきました。設計ツールさえ整えれば、独自アーキテクチャでCPUやDSP等何でもFPGAで実装が可能です。また、最近は、CコンパイラもオリジナルCPUに対応させることができるような環境が整ってきました。 オリジナルCPUをFPGAで走らせる、20年前には、考えられなかった夢が今、現実になろうとしています。 FPGAでCPUを自作したい方のために
会期:5月21日~23日(現地時間) 会場:米カリフォルニア州サンノゼ DoubleTree Hotel Microprocessor Forum(MPF)は、米In-Statが開催するプロセッサ関連のカンファレンスイベントである。昨年(2006年)までは、春と秋の2回開催で、春は組み込み系、秋は汎用プロセッサ系と分かれていたが、今年からは年1回の開催となり、両分野を同時に扱うようになった。 今回のカンファレンスプログラムをざっと概観すると、初日が汎用CPUと組み込み系のAutomotive関連のプロセッサ、2日目にメディア系や組み込みの通信系プロセッサなどが扱われる。 ●IntelがPenrynなどの概要を報告 まずは、IntelのMark Bohr氏による「The New Era of Scaling for Energy Efficient Processors」と題した基調講演が行
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く