光インターコネクトで信号伝送の高速化を狙うインテル Hot Chips 2024で注目を浴びたオモシロCPU (1/3)
Hot Chipsの話題も今回が最後。インテルの"4 Tb/s Optical Compute Interconnect Chiplet for XPU-to-XPU Connectivity"の話をご紹介したい。 光インターコネクトを利用して プロセッサー同士の接続を狙うインテル もともと、インテルは光インターコネクトに2000年代から熱心だった。それもシリコンオプティクス（シリコン製光学素子）を利用して、光インターコネクトを実現するのが目標だった。 下の画像は2006年のIDFにおけるJustin Rattner氏(当時のCTO)の基調講演のスライドなのだが、配線距離50cmあたりを境に、それより短いものは銅配線、長い物は光配線にするという壮大な野望のためのコンポーネントが次第にそろいつつあることをアピールしていた。 "Today's High Speed Interconnects"
Intelはどこで間違えた？ ～2つのミスジャッジと不調の根本原因
Intelの業績が冴えない。2024年8月1日に発表された2024年第2四半期（Q2）の決算は、売上高が128.2億米ドルで、営業損失が19.8億米ドル、最終損益が16.1億米ドルといずれも赤字を計上した。加えて、従業員15000人を削減し、配当を停止することも発表された。 Intelの不調は今に始まったことではない。2019年以降の四半期の売上高と営業利益を見てみると、コロナ特需によって2021年に営業利益が増大したが、2022年に入って特需が終焉すると、売上高も営業利益も急降下した。特に営業利益は、2022年Q2以降、ほとんど赤字で推移するようになった（図1）。 その後、2022年11月30日に、Open AIがChatGPTを公開すると、米NVIDIA、米AMD、SK hynixなどが売上高を大きく伸ばす一方、Intelの売上高は横ばいで、営業利益はまたしても赤字に陥った。要するに、
ARMはx86より効率がいいというのは過去の神話 - ウインタブ
従来から、「ARMはx86より（電力的に）効率的だ」という言説があります。これは単純に「ARMは省電力なスマホ向けで、x86は電力を食うPC向け」程度のアバウトなイメージのこともありますし、前世紀のRISC vs CISC論争のころからある「ARMはx86 (x64を含む)に比べ命令セットがシンプルなので、命令デコードにかかる電力が少なくて済んで効率的」という議論の形をとることもあります。 この議論については、半導体エンジニアの多くは「ARMがx86 より効率が良いというのは、もはや過去の神話」(in today’s age it is a very dead argument)という認識を共有していると言っていいでしょう。有名なところではApple CPU (ARM)とZen (x86)の両方を開発したジム・ケラー氏のインタビューでも言われていますし、Chips and Cheeseとい
Microsoft、Windows AI PCに向けCopilotの必須メモリ要件を16GBに設定か
Microsoftや各PCメーカー、そしてIntelやAMD、Qualcommといったプロセッサメーカーは、「AI PC」（AIを内蔵して強化されたPC）を2024年のテーマとして掲げている。Windows PCをAI PC化する上で核となるのはもちろんAIアシスタント機能のCopilotである。TrendForceが、「Market research, price trend of DRAM, NAND Flash, LEDs, TFT-LCD and green energy, PV」において、MicrosoftがWindows AI PCの実現に向けて最小メモリ要件を16GBに設定したと報じている。 Press Center｜TrendForce - Market research, price trend of DRAM, NAND Flash, LEDs, TFT-LCD and
Arm、AI機能を低コストIoTデバイスにも搭載可能とする「Cortex-M52」を発表
英Armは11月23日、Cortex-Mファミリーの新製品として「Cortex-M52」を発表した。これに関して日本法人であるアームより事前説明があったので、この内容をお届けしたい。 今回発表された「Cortex-M52」であるが、製品ポジションを筆者なりにまとめたのが図1である。 図1:Cortex-M52の製品ポジション ラフに言えばCortex-Mの初代がArm v7-Mを搭載するCortex-M0/M0+/M3/M4/M7のラインナップで、これがCortex-Mシリーズの基本となる。次に、そのArm v7-MにTrustZoneの実装を追加したのがArm v8-Mで、これはCortex-M23とM33/M35Pの3製品が用意される。Cortex-M35Pはちょっと聞き慣れないが、Cortex-M33にAnti-Tamper性を持たせたSecure Processorであり、2018
SBの呪縛から解放？｢アーム｣がもてはやされる訳
予想を下回る売り上げ見通しに株価急落――。 2016年のソフトバンクによる巨額買収後、昨年AI向け半導体の騎手、NVIDA（エヌビディア）への売却が頓挫し、今年9月にアメリカのナスダック市場に上場したイギリスの半導体設計会社アーム。 上場後初となる2023年7月〜9月期の決算で収益は好調だったが、10〜12月期の売り上げ見通しが市場予測を下回り、株式市場には不安が漂った。背景にあるのはスマートフォン市場の停滞感だ。 それでもアームが半導体市場の成長企業の1つであることに変わりはない。2022年度の売上高は26.79億ドルしかない同社の時価総額は、今や20倍近い503.3億ドルに上っている。世界の半導体メーカートップ10の売り上げが各社1.5兆円をはるかに凌ぐ中、4000億円程度しかないアームがなぜこれほどまでにもてはやされるのか。そして、AI時代におけるアームの「勝ち方」を考える。 ソフト
RISC-Vベクトル拡張について解説する - Fixstars Tech Blog /proc/cpuinfo
メモリからの読み書き ベクトルレジスタに何かしらの値を持ってくるために、メモリから読み書きする必要があります。RV32Vでは、以下3種類のメモリアクセスが可能です 通常の連続アクセス：vl/vs命令 ストライドアクセス：vls/vss命令 インデックスアクセス：vlx/vsx命令 ※vlがvector lengthのレジスタと、vector loadの読み込み命令の両方の意味が使われるので注意 これらは、機械語レベルでは1つのオペコード0000111(load)と0100111(store)が割り当てられており、フィールドの値を変えることで切り替えられます。 連続アクセス 通常の連続アクセスは簡単で、指定したアドレスからvl個の要素をLMUL個のレジスタを使って読み込みます vlb.v vd, (rs1), vm # rs1のアドレスから、vdへ、b(08bit)を、連続で、読み込む vl
RISC-Vの旗手「SiFive」が従業員の20％を一時解雇、独自CPU開発事業からカスタムコア事業へ移行か
RISC-Vはオープンソースの命令セットアーキテクチャで、ライセンス料を支払わずに利用できることから大きな注目を集めています。ところが、RISC-Vを用いたチップの開発で有名な半導体企業「SiFive」が従業員の20％を解雇してチップ設計事業を縮小したことが明らかになりました。 The Risk of RISC-V: What's Going on at SiFive? https://morethanmoore.substack.com/p/the-risk-of-risc-v-whats-going-on 記事作成時点で市場に流通しているCPUのほとんどはx86やArmといった命令セットアーキテクチャをベースに開発されています。このうちx86はIntelやAMDなどの極少数の企業にのみ利用されており、比較的多くの企業に利用されているArmも利用時に巨額のライセンス使用料が発生します。こ
「Meteor Lake」Deep Dive その1 - Intel 4 Process Update
アメリカ時間で9月19日より開催されるIntel Innovation 2023に合わせ、IntelはMeteor Lakeの詳細を解禁した。これを一気に記事化するにはちょっと分量が多いので、何パートかに分けてお届けしたい。まずは懸案であるIntel 4 Processに関してである。 Intel Meteor Lake Intel 4 Processの詳細は、2022年6月のVLSI Symposiumで公開されており、ここでHigh Performance Libraryの詳細なジオメトリとかCOAGの詳細、SDB(Single Diffusion Break)の詳細、配線層のDesign Rule、eCuと呼ばれる、銅配線のわりにCoのライナーをつけ、その外側にTaのバリアを形成した新しい配線構造、密度の上がった配線層などIntel 4 Processの特徴に関してはすでに詳細な説明
なぜRISC-Vは急速に盛り上がったのか？ RISC-Vプロセッサー遍歴 (1/2)
最近x86とArmに続く第3の勢力として、RISC-V(リスクファイブ)の名前を聞くことが多くなった。RISC-Vの場合、x86とArmと異なるのはさまざまなベンダーがさまざまなコアを用意していることで、まだ現状はIPを販売しているレベルの企業の方が多いが、チップの提供を開始しているメーカーも出始めている。 イメージとしては、1980年代末～90年代のx86市場を考えれば良い。インテルとAMD以外にCyrix/IDT/TI/IBM/NexGenなど多数のメーカーが、独自の実装に基づくx86プロセッサーを市場投入していた時代に近い。 もちろんいろいろ異なる点もあるのだが、2010年代前半はプロセッサーといえばx86とArm、それにPowerPC/POWERといった程度がせいぜいだったのに、なぜ2010年代後半から急速にRISC-Vが盛り上がったのか、という一連の流れを数回に分けて説明しよう。
CPU革命！ 裏面電源供給技術PowerViaのテスト実装に成功 インテル CPUロードマップ (1/3)
6月11日から京都で開催されていた2023 Symposium on VLSI Technology and Circuitにおいて、インテルは基板裏面から電源を供給する配線方式「PowerVia」関連の内容を2つ発表した。 1つはT1-1の“E-Core implementation in Intel 4 with PowerVia(Backside Power) Technology”、もう1つがT6-1の“Intel PowerVia Technology: Backside Power Delivery for High Density and High-Performance Computing”である。どちらも似てはいるのだが、後者がPowerVia全体の発表で、前者はこれをIntel 4プロセスに移植した上で、E-coreに実装してみた結果を示したものである。 実はこの件に関
インテルの最新パッケージング技術でCPUが100×100mmに拡大 インテル CPUロードマップ (3/3)
Foveros Directの第2世代は Bump Pitchが9μmになる 次が(4)のFoveros Directについて。連載第682回では「9μmピッチかどうかは将来公開する」という話だったが、今回ついにこれが9μmであることが明示された。 ちなみにこの先に関して言えば、Foverosは微妙だがFoveros Directは5μm未満のBump Pitchを目指していることも今回示された格好だ。 ガラスベースのSubstrateと Co-Package Opticsが提供予定 最後が(5)の次世代インターコネクト向け。これは要するに、より高速な信号を通すための仕組みである。現在ではPCIeやUCIeでもだいたい32Gbpsあたりが信号速度のピークであり、GDDRも20Gbpsくらいであるが、すでにイーサネットの世界ではレーンあたり100Gbps(56G PAM-4)を超えて200G
第273回 GoogleがAndroidをRISC-Vに対応、一方でIntelはPathfinder for RISC-Vプログラムを突然終了、どうなるRISC-V
「Intel Pathfinder for RISC-V」のWebページ 以前は、「Intel Pathfinder for RISC-V」と呼ばれたRISC-Vをサポートするプログラムの概要が説明されていたが、終了を告げるアナウンスページに書き換わっている。このプログラムの利用を検討していたベンダーは、突然はしごを外されてしまった。 2023年1月、「RISC-V」に関して相反する2つの方向からの動きがあったのでまとめておきたい。 GoogleがAndroidをRISC-Vに対応 第一の動きは、前向きな方向の話だ。 Googleが本格的にRISC-V用のAndroidをサポートするという話である。サポートするといっても、今すぐにではなく、まだまだ先の話ではあるようだが。 だいたい現時点では、卵が先か鶏が先かという状態であるのだ。組み込み用途向けのRISC-V搭載マイコンは多数現れていて、
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【買い物山脈】 8万円でRyzen 7 8840U搭載の「Inspiron 14」を激安ゲーミングPCとして買った
【笠原一輝のユビキタス情報局】 Snapdragon XとRyzen/Coreではどちらが速い？互換性という最大の課題の現状は？
【大原雄介の半導体業界こぼれ話】 PCやスマホで使われなくても、実は「金城湯池」が完成していたRISC-V
【大原雄介の半導体業界こぼれ話】 新命令FREDの導入で、消滅するx86のRing 1/2特権
【大原雄介の半導体業界こぼれ話】 dGPU部門も危うい？本業回帰するIntel
NTT、宇宙線による半導体ソフトエラー発生率の全貌解明。中性子による誤動作が対策可能に
【大原雄介の半導体業界こぼれ話】 8bit MCUの夕暮れ
