世界最高性能の高速物理乱数生成回路の開発について 2008年2月7日 小型素子で実用的生成レートを実現 当社は、ICカードや携帯機器の暗号セキュリティ向けに導入が期待される物理乱数の新技術として、実用的な高速生成レートと高い信頼性を両立しながら、面積あたりの生成レートで世界最高性能の回路技術を開発しました。本成果については、2月3日から米サンフランシスコで開催中の半導体国際学会ISSCC(国際固体素子回路学会)において、本日(現地時間)講演を行いました。 新技術では、乱数源としてトランジスタの窒化シリコン膜が電子を捕捉・放出する際のノイズを利用する当社独自の小型素子を用い、発生したノイズ信号を乱数に変換するデジタル変換回路に信号を効果的に増幅させる小型のA/Dコンバータを採用することで、回路全体を従来比で 9割近く小型化するとともに、乱数の生成レートを実用的レベルである2.0Mbits/s