エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
GitHub - VectorBlox/orca: RISC-V by VectorBlox
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
GitHub - VectorBlox/orca: RISC-V by VectorBlox
Vectorblox ORCA ORCA is an implementation of RISC-V. It is intended to target FPGAs and can be co... Vectorblox ORCA ORCA is an implementation of RISC-V. It is intended to target FPGAs and can be configured as either RV32I a RV32IM core. ORCA can be used as a standalone processor, but was built to be a host to Vectorblox's proprietary Lightweight Vector Extensions (LVE) or full-fledged Matrix processor MXP. It has optional AXI3/4 instruction and data caches, a separate AXI4-Lite interface for unc