概要 この記事はIntel®のFPGA(Field Programmable Gate Array)開発を始めたばかりの初心者の方、特にIntel® Quartus® Prime SoftwareでPlarform Designerを触り始めたけど、IP(Intellectual property)のインターフェースがよくわからないという方向けに書かれた記事です。Avalon® Interfaceにはいくつか種類があるのですが(こちらを参照してください)、中でも使用頻度の高いAvalon® Memory-Mapped Interfacesについて紹介し、信号の検証に使用するAvalon Verification IP Suiteについても説明したいと思います。特にAvalon® Verification IP SuiteについてはこちらのAvalon Verification IP Sui

「メモリコントローラを作りたいんだけど、シミュレーションモデルはどするのですか？」 という質問を時々聞きます。おそらく、DIMMとかSO-DIMMを想定しているのだと思います。 私は、とりあえずな時はマイクロンのシミュレーションモデルを使います。 DDRメモリ http://www.micron.com/products/dram/ddrsdram/part.aspx?part=MT46V128M4BN-5B#SIM SDRAM http://www.micron.com/products/dram/sdram/part.aspx?part=MT48LC32M8A2BB-7E#SIM これをもとに、適当にSO-DIMMっぽく配線するとSO-DIMMのシミュレーションモデルの できあがり。提供ファイル(Verilog or VHDL等）はあまり統一されていないのですが、 ある型番のメモリでv

Gowin EDAをM2 Macで動かそうの企画第二弾です。今回はDockerを使っていきたいと思います。Dockerを使うことでGowin EDAをGUIで操作することができるようになりました！ 主に使った技術が以下になります。 - Docker - Docker Desktop for Mac - Rosetta 2 - X11 Gowin EDAはLinuxかWindowsでしか動かないので、OSを用意する必要があります。また、アーキテクチャもx86-64でしか動かないので、ArmであるM2ではエミュレータを用いる必要があります。そこで今回はOSとしてUbuntuのDockerイメージを使用し、エミュレータはRosetta 2を使用することで、Gowin EDAを動かせるようにしました。 Docker Desktop for Mac側で"Use Rosetta for x86/amd

*この記事は当初2020年5月に別アカウントで公開したものをアカウントを変更して2020年12月に転載しました はじめに新型コロナの影響で今までと同様のPTA活動の継続が難しくなっているところも多いのではないかと思います。 こらのnoteではPTAの効率化/IT化のカギ、メール配信システム選びについて説明します。 有料・無料のシステムが多くありますが、我々のPTAでは有料のサービス「マ・メール」を利用することに落ち着きました。 導入から2年、正直な感想中学校のPTAで丸二年「マ・メール」を運用していますが、非常に快適に利用出来ています。 プリントの印刷・クラスボックスへ入れ・アンケートの回収・集計のために学校に行く必要はありません。 送りたい時にメールを送り、アンケートは自動的に集計されます。 もちろん全員がメール登録をしているわけではありませんので、総会など全員に周知が必要なものだけプリ

こんにちは！アイサット研修担当です。 今回はPowerShell（PowerShell Core）のオブジェクトについて書こうと思います！ PowerShellのすごいところは、他のシェルスクリプトは基本的にテキストベースで扱うものを、PowerShellはオブジェクトで扱うところでしょうか。パイプラインで渡す際、PowerShellはオブジェクトで渡しますね。 Get-ChildItem | ForEach-Object{$_.Name} とかけばファイル名を、 Get-ChildItem | ForEach-Object{$_.Length} とかけばファイルサイズを繰り返して持ってきてくれます。 $_の自動変数に入ったオブジェクトのプロパティを取ってきてますね。 他のオブジェクト指向の言語をやっていればPowerShellをあまりしらなくてもピンと来るかもしれませんね。 Get-Pr

目的 Tang-Nano-9Kの上位機種としてTang-Primer-20Kなるものが売られている事を聞きつけ、入手手配を行った。 GithubではTP20(Tang-Primer-20KをTP20、Tang-Nano-9KをTN9と以下略す)によるfpganesの動作例が掲示されている。 ※fpganes　fpga上でnesを動かすソフト。 ※nes　　　ファミコン(通称)の米国内での略称。 TP20クラスで無ければfpganesは無理だろうかな、いや、そんな事は無いだろう。 TN9だってできる子じゃ無いのかな。 ◆◆◆　そうだ、Tang-Nano-9Kでfpganesを動かすぞ　◆◆◆ marioを動かすことでも目標にするかな。 TN9の内蔵RAM容量が心もとないが、気合で何とかなるだろう。 方針 FC(以下ファミコンをFCと略す)は、言わずと知れた日本発祥のゲーム機。 エミュレータも

リセット信号の扱い † FPGA 開発を始めた当初（半年前くらい？）、 リセット信号の取り扱いについてあまり深く考えておらず、 「何となくリセットが掛かりそうな回路」を書いて満足していました。 しかし、レーシングなどについて勉強してからよく考えてみると、 リセットには慎重な扱いが必要であることが分かってきて、 ここらで一度考え直そうと思い立ちました。 ところが、調べれば調べるほどいろんなことが出てきて、 ちょっと泥沼状態です・・・ (2010/09/03) 実機での検証もうまく行っているようなので、 始めて読んだときに読みやすいように大幅に書き直しました。 参考にした内容 † 小林芳直著「定本 ASICの論理回路設計」ＣＱ出版社 内容的にはちょっと古い気もしますが、レーシングやメタステーブル、スタティックハザードなど、 一目見ただけでは HDLコードに現れてこない注意事項について勉強するに

ご注意 † ※ 以下の回路にあまり信頼を置かないで下さい。 日常業務として回路設計に携わっているわけでない著者が独学で組んだ物です。 十分なテストを通っているわけではありませんのであしからず。 クロックに同期していない信号を扱う際の注意点 † デジタル回路設計で、クロックに同期していない信号、 あるいは別のクロックに同期した信号を扱う必要があるときには、 十分な注意を払わないと、予想しない結果が生じて慌てることになります（なるそうです・・・）。 では何に注意すればよいかというと、 メタステーブル状態の伝搬を考慮する です。(あと、レーシングの問題も絡んできます) セットアップ時間とホールド時間 † 例えばＤフリップフロップ（Ｄ−ＦＦ）は、 クロックの立ち上がりエッジ（あるいは立ち下がりエッジ）に 同期して入力信号を読み取り、次のエッジが来るまでその値を保持します。 理想的には、エッジの「直