半導体での電子スピン波の電気的検出に初成功。並列演算素子や省電力素子の実現に
NTTがAlNトランジスタ、SiCやGaN超えの超低損失パワーデバイスへ
NTTは2022年4月22日、窒化アルミニウム（AlN）トランジスタを開発したと発表した。AlNは、次世代パワーデバイスの材料として、NTTなど一部の研究所で基礎研究が進められている。物性上は炭化ケイ素（SiC）や窒化ガリウム（GaN）よりも損失が小さく耐圧が高いことから、高電圧で高効率な電源回路を形成できる。そのため、カーボンニュートラルとの親和性が高い。今回、NTTがAlNトランジスタを「世界で初めて」（NTT）開発したことで、AlNデバイスが実用化に向け一気に近づいた。 AlNは、伝導帯と価電子帯とのエネルギー差である「バンドギャップ」が6.0eVあり、シリコン（Si）の1.1eV、SiCの3.26eV、GaNの3.4eVなどと比べて非常に大きい。このことから、ダイヤモンド半導体などと共に「ウルトラワイドバンドギャップ半導体」の1つに数えられる。 バンドギャップが大きいため、絶縁破壊
IBMとSamsung、垂直トランジスタ設計によるブレイクスルーを発表 「スマホの充電は週1に」
米IBMは12月14日（現地時間）、韓国Samsung Electronicsと協力し、半導体設計の飛躍的進歩を実現したと発表した。「Vertical-Transport Nanosheet Field Effect Transistor」（VTFET）と呼ぶ新たな設計アプローチで、2021年には崩れると見られていたムーアの法則を今後何年にもわたって維持できるようになる可能性があるとしている。 VTFETは、ウェハの表面にトランジスタを重ねるfinFETなどと異なり、トランジスタをウェハに垂直に層状に重ね、電流をウェハ表面に垂直に流す設計。この構造で、トランジスタのゲート長、スペーサーの厚さ、接点サイズの物理的制約を緩和できるとしている。FinFET設計と比較して、「パフォーマンスを2倍向上させ、エネルギー使用量を85％削減する」という。
半導体業界における「IP」とは何なのかを説明したい - FPGA開発日記
「RISC-V」という言葉が徐々にエンジニア界隈に普及し始め、技術界隈のニュースサイトだけでなく、一般的なニュースを扱うような新聞社の記事でも見かけるようになってきました。例えば以下のような記事です。 www.nikkei.com 半導体エンジニアではない人がこのような記事を書く場合、「設計IP」について正しい知識を持っておかないと、少しおかしなことになってしまいます。しかしこれは記事を書いている記者だけを責めることは出来ません。半導体設計業界はソフトウェア開発業界に比べて小さな業界で、プレーヤの数も少なく、ネット上にあまり情報も出てきません。時事ネタを速攻で記事に起こさないといけない新聞記者が「IPってなんだっけ？」「リスクファイブってなんぞや？」ということをいちいち厳密に調べてられない、ということも理解できます。 そこで、非エンジニア（というか非半導体産業の方）でも理解できるように、R
北森瓦版 - Intel 14nmプロセスとTSMC 7nmプロセスを電子顕微鏡で比較した結果
Intel 14nm and AMD/TSMC 7nm transistors micro-compared（HEXUS） Intel 14 nm Node Compared to TSMC's 7 nm Node Using Scanning Electron Microscope（techPowerUp!） 14nm and 7nm are NOT what you think it is - Visiting Tescan Part 3/3（der8auer / YouTube） 名高いオーバークロッカーとして知られるder8auer氏がYouTubeで非常に興味深い検証を行っている。その内容はCore i9 10900KとRyzen 9 3950Xを比較するというもので、製造プロセスは前者がIntel 14nm+++、後者がTSMC 7nmとなる。そしてこれらを電子顕微鏡を用いて比
SiC-MOSFETの電子移動度が倍増、20年ぶりに大幅向上
京都大学が、SiCパワー半導体の研究で再び快挙を成し遂げた。京都大学 工学研究科 電子工学専攻の木本恒暢教授と同博士課程学生の立木馨大氏らの研究グループは2020年9月8日、新たな手法による酸化膜形成により、SiCと酸化膜（SiO2）の界面に発生する欠陥密度を低減し、試作したn型SiC-MOSFETにおいて従来比2倍の性能を実現したと発表した。 熱酸化なし、NOガス不要で酸化膜形成 京都大学が、SiCパワー半導体の研究で再び快挙を成し遂げた。京都大学 工学研究科 電子工学専攻の木本恒暢教授と同博士課程学生の立木馨大氏らの研究グループは2020年9月8日、新たな手法による酸化膜形成により、SiCと酸化膜（SiO2）の界面に発生する欠陥密度を低減し、試作したn型SiC-MOSFETにおいて従来比2倍の性能を実現したと発表した。木本氏は「20年来のブレークスルー」だと強調する。 木本氏は2020
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【大原雄介の半導体業界こぼれ話】 GlobalFoundries、無償でカスタムASICが作れるOpen Source Silicon Initiativeに参加
トヨタ、燃費向上の新技術「炭化ケイ素の半導体」とは