【やじうまPC Watch】 Intel、TSMCに「Intel 300シリーズ」チップセットの製造を委託か ～10nmの遅れで14nm製造ラインが逼迫
Bloomberg - Are you a robot?
We've detected unusual activity from your computer network To continue, please click the box below to let us know you're not a robot. Why did this happen? Please make sure your browser supports JavaScript and cookies and that you are not blocking them from loading. For more information you can review our Terms of Service and Cookie Policy. Need Help? For inquiries related to this message please co
インテルのCAD遍歴
とあるツイートから知ったiHDLというキーワード。 どうやら、インテルの内部HDLのこと。 Google君に聞いてみたら、とある論文を見つけたので、 読みながら、ツイートしました。 ツイート内容に間違えがあるかもしれないので、 続きを読む
Intelがファウンダリ事業を加速、22nmで新興FPGAベンダー2社目を獲得
Intelがファウンダリ事業を加速、22nmで新興FPGAベンダー2社目を獲得：プログラマブルロジック FPGA Intelは、FPGAの新興ベンダーであるTabulaの製品を、22nm世代の3次元構造のトライゲートトランジスタ技術を適用して製造する。この2社に関しては、2011年5月にファウンドリ契約を結んだという報道が流れており、このほどそれが公式に発表された形だ。 「3PLD（Programmable Logic Device）」と呼ぶ独自アーキテクチャのFPGAを手掛ける新興ベンダーのTabula（タブラ）は2012年2月21日（米国時間）、同社の3PLD製品をIntelが22nm世代の3次元構造のトライゲートトランジスタ技術を適用して製造すると発表した。Intelは2010年に、FPGAのもう1社の新興ベンダーであるAchronix Semiconductorとも22nm世代を適
各種半導体技術を統合し、未来のテクノロジー世代の礎石となる CMOS トライゲート・トランジスター
Technology@Intel Magazine 2006年 8月 1ページ 各種半導体技術を統合し、未来のテクノロジー世代の礎石となる CMOS トライゲート・トランジスター (日本語参考訳) インテル・シニア・フェロー Robert S. Chau 1 Technology@Intel Magazine 目次 (ページ番号をクリックすると、該当のセクションにジャンプします。) 2006年 8月 2ページ 各種半導体技術を統合し、未来のテクノロジー世代の礎石となる CMOS トライゲート・トランジスター............................................................................................................ 3 概要: 寄生リークを抑えながらトランジスターの高性能
立体半導体の量産へ、インテル 省電力・設計自由度向上
インテル（Intel）が米カリフォルニア（California）州サンフランシスコ（San Francisco）で開いたトライゲートトランジスタについての記者発表で、22ナノメートルのシリコンウェハーを見せる同社のダディ・パルムッター（Dadi Perlmutter）副社長（2011年5月4日撮影）。(c)AFP/Getty Images/Justin Sullivan 【5月5日 AFP】米半導体大手インテル（Intel）は4日、トランジスタを立体的に集積した半導体を大量生産する方法を確立したと発表した。消費電力を抑えつつ処理能力を高められるという。 これまで半導体は、平屋の住宅を建ち並べるように平面的に集積されてきたが、新しい製造方法では3次元型トライゲートトランジスタを高層ビルを建てるように立体的に集積する。同社は2002年に初めてトライゲートトランジスタを公開していた。 同社は、5
【レポート】Intelが22nmプロセスに採用するTri-gateトランジスタを読み解く | エンタープライズ | マイコミジャーナル
2011年5月4日、Intelは次世代の22nmプロセスではトライゲート(Tri-gate)トランジスタを採用すると発表した。同Tri-gateトランジスタのプレゼン資料はIntelのWebサイト(注:リンク先はPDF)に公開されている。 これまでの一般的なMOSトランジスタは、図1のようにシリコン基板(Silicon Substrate)上に薄いゲート酸化膜(Gate Oxide)を挟んでゲート電極を設けるという平面構造であったが、今回のTri-gateトランジスタでは図2のように3次元構造に変わる。 図1 従来のプレナートランジスタ 図2 Intelのトライゲートトランジスタ Tri-gateトランジスタでは紙面奥行方向に延びているシリコンの薄い板(フィン)があり、それに直行するように少し厚めのゲートと書かれた板状の電極が設けられている。そして、ゲートとシリコンフィンの間には黄色で書か
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
ggsoku.com
Intel Designs Faster, 3D Transistor - Slashdot