![NTT、宇宙線による半導体ソフトエラー発生率の全貌解明。中性子による誤動作が対策可能に](https://cdn-ak-scissors.b.st-hatena.com/image/square/960c0a1bbcd1b881c8bd5ba0b20c4c1b3028c8fb/height=288;version=1;width=512/https%3A%2F%2Fpc.watch.impress.co.jp%2Fimg%2Fpcw%2Flist%2F1486%2F438%2F01.png)
ルネサス エレクトロニクスは2015年7月、一般的なSRAMよりも500倍以上のソフトエラー耐性を持つ独自構造のSRAMで、大容量品を追加したと発表した。 セル構造でエラー対策 ルネサスエレクトロニクスは2015年7月、一般的なSRMAよりも500倍以上のソフトエラー耐性を持つ独自SRAM「Advanced Low Power SRAM」(以下、Advanced LP SRAM)の32Mビット容量品と、16Mビット容量品のサンプル出荷を同年9月から開始すると発表した。量産は同年10月からを予定している。 ルネサス独自のAdvanced LP SRAMは、メモリセルの記憶ノードに金属やポリシリコンで電極を形成した「スタックトキャパシタ」を付加し、ソフトエラーの発生を抑制した構造的対策を施したSRAMだ。同時に、SRAMセルのロードトランジスタをポリシリコンTFTで形成。ロードトランジスタがシ
エラーによる誤動作を防ぐ方法の1つが、中性子がヒットしてもエラーが起こりにくいラッチやフリップフロップを使うという方法である。 前述したゲート出力に発生するノイズ電圧は、吸収される電子の電荷量をゲート出力の寄生容量で割った値(V=Q/C)となる。このため、ゲート出力に配線やトランジスタのゲート領域を接続して寄生容量を増やしてやれば、容量に逆比例してノイズは減少する。このようにして寄生容量を増やしたラッチを作ると、中性子ヒットによるエラー率を下げることができるが、負荷容量が大きくなるので、動作速度が遅くなる、スイッチにともなう消費電力が増えるというコストがかかる。なお、ドレインの面積を増やしても寄生容量を増やすことができるが、中性子ヒットで発生する電子を吸収する面積が増えて吸収する電荷も増えてしまうので、エラー率はあまり改善されない。 これに対して、2つのラッチで情報を2重化して記憶すること
< 50nSv/h 50nSv/h ~ 75nSv/h 75nSv/h ~ 100nSv/h 100nSv/h ~ 200nSv/h 200nSv/h ~ 500nSv/h 500nSv/h ~ 1000nv/h 1000nv/h ~ 5000nSv/h ≥ 5000nSv/h Xively(旧Cosm, Pachube)に収集された環境放射線計測データのうち、tagに「環境放射線計測」、「iMetry」、「Mark2」、測定値の単位のsymbolが「nSv/h」、「nGy/h」、「μSv/h」、「µSv/h」と指定されたデータを抽出して地図上にプロットしたものです。ただし、この条件で全てのデータを網羅できていません。測定データは単位を[nSv/h]に統一してあります。放射線量によって色分けされたマーカーをクリックすることで、データの詳細、グラフ(過去4日分)、測定サイト(Xively)の
高いエネルギーをもったアルファ粒子や中性子がシリコンに衝突することによって、LSIのエラーを惹き起こすことは、1978年のInternational Reliability Physics Symposium(IRPS)におけるIntelの発表以来、業界の常識となっているが、半導体の微細化に伴い、その影響が深刻になって来ている。 コンピュータシステムのエラーに対処する研究成果を発表する学会であるDependable Systems and Networks 2008が、アラスカのアンカレッジで開催され、IBMのメインフレームであるz10の高信頼設計についての発表が行われた。また、ハードウェアレベルのエラー検出やエラー回復機能を装備したIBMのPOWER6プロセサや富士通のSPAR64 Vプロセサに対して、強力な放射線を当てて、設計通りにエラーから回復できるかを検証した結果が報告された。 ア
機械設計の基礎知識から、3D CADによるモデリングやCAE解析、3Dプリンタ活用といった実践スキルまでをカバーする、メカ設計技術者のスキル向上を支援する情報フォーラム
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く