近年、人工知能、機械学習、クラウドコンピューティングなどの技術発展により、大量のデータが生成されています。データ駆動型テクノロジーの台頭で、より強力なコンピューター ハードウェア アーキテクチャの必要性も生じています。データ集約型アプリケーションの処理と性能要求を処理できる強力なプロセッサーを製造するために、ますます多くのコアがシングルプロセッサーチップに統合されています。しかし、メモリ帯域幅と密度はCPUコア数の増加に遅れをとっており、プロセッサーとメモリーの性能の間にギャップが生じています。 メモリー密度と帯域幅に対する飽くなき需要は、既存のメモリテクノロジーの限界をいっそう高めています。従来のDRAM設計では、メモリー容量のスケーリングが特定の範囲を超えて制限されるため、まったく新しいメモリーインターフェース技術が必要になります。さらに、AIとビッグデータの台頭により、さまざまな種類