回路記述やテストベンチでよく用いるものについて,Verilog HDLの文法の要約を示します.簡略化して表現したものもあります.また,省略できる項目には[ ]を付けました. (編集部) 1.基本項目1.1 識別子● 通常の識別子 英字またはアンダ・スコア( _ )で始まる文字列.文字列中には,英字,数字,アンダ・スコア( _ ),ドル記号($)を含むことができる.大文字と小文字を区別する.《記述例》 正しい識別子 cnt4,_reset,TEN$,INPUT (大文字なので予約語のinputとは区別できる) 誤った識別子 74LS00(先頭が数字),$test(先頭が$),xor(予約語) ● エスケープされた識別子 バック・スラッシュ( \ )で始まる文字列(日本語環境では¥で始まる文字列).任意の印字可能なASCII文字を含むことができる.ホワイト・スペース(スペース,タブ,改行)が識
ここでは,Verilog HDLの文法についておさらいする.Verilog HDL 2001では,それまで文法的にあいまいとされてきた部分などが修正されている.記述スタイルについてVerilog HDL 2001で改定された部分を説明する. (編集部) Verilog HDLは,1995年にIEEE 1364として標準化されましたが,その後さまざまな修正と拡張が行われ,2001年にIEEE 1364-2001として新しい標準になりました.既存の機能もそのまま使えるように,仕様追加の形で改訂されています. そこで,新たにHDL設計を始める方でもわかるように,Verilog HDL 2001の文法を「記述スタイル編」と「文法ガイド編」に分けて解説します.なお,記述スタイル編では,新旧両方のスタイルが可能な場合には併記せず,新スタイルのみを紹介しています.文法ガイド編では両方を併記しています.
2013 情報工学実験II HDLによるハードウェア設計(大川) 実験の目的 ハードウェア記述言語(HDL: Hardware Description Language)を使用したハードウェア(ディジタル論理回路)の設計手法を学習する。また、学習用FPGA ボードとHDL シミュレータによる回路の動作検証を通して、実際にハードウェアがどのように動作するのか理解する。(実験指導書より) 資料 実験指導書 (PDF) 副教材:キットで学ぶFPGAチャレンジャー Xilinx Spartan 3E版 (Digilent社製BASYS2ボード) レポート課題2の為の補足資料 Xilinx ISEのプロジェクト例 最も簡単な回路:ボタンを押すとLEDが光る(STEP03) 簡単なステートマシン:レポート課題2補足資料のプロジェクト 解説コメント無しプロジェクト 4ケタ7セグメントLED表示回路(ST
FPGAリ テラシー およびチュートリアル やはり、ブログなので、新しい順に記事が並んでしまう。 そこで、FPGAリテラシーおよびチュートリアル・カテゴリの主なコンテンツの目次を作ることにした。 (2016/02/11) Digilent社のZYBOボードを使って、Vivado のIP Integrator を使って、LEDを制御するIPを作り、それをスタンドアローンのアプリケーションを作って制御する。更に、ZYBOボードにUbuntuをインストールして、Linux 上で、LEDを制御するIPを制御するアプリケーションを作製する方法を書いたスライドをSlideShareにアップロードした。最後までやるとOpenCV もインストールできて、顔認識もできる。 Vivado and zybo linux勉強会資料3 Vivado HLS 2015.4の使い方を書いたスライドをSlideShare
組み込み機器の開発にコンサルとして参加させていただいているのはアタシの本業のひとつ。そのクライアントからWi-Fi機能付きの新製品開発について調査依頼が入った。 我が国には技適というものがあり、これを通っていない対象機器は法律上使ってはいけないことになっている。通すには人もお金もかかりそうなので、「技適通ってます」という製品を使うのが大人の対応というものだ。クライアントからのアドバイスもあり、ESP-WROOM-02なるモジュールを試してみることにした。リンク先は秋月電子通商だが、スイッチサイエンスほか数社から発売されている。秋月のこの製品は同社お得意のDIP化基板スタイルで使いやすく、価格も安い。 このモジュールは無手順シリアル通信(I2Cなどほかの通信規格も可能らしいが試していない)を使いATコマンド(懐かしい)で制御するようになっている。そこで使い慣れたArduinoからシリアルでつ
備忘録③の続きになる。 RSフリップフロップ 上図はORゲートを用いた状態記憶回路である。ORゲートの出力Qが一方の入力に帰還しているため入力Sが一度1になると、出力Qはその後、入力Sの状態にかかわらず1を保持し続ける。 上図は、最初の回路にリセット入力Rを追加したもので、これにより出力Qを0に戻すことが可能になる。 以下にRSフリップフロップの真理値表を示す。入力SとRが共に0の時は共に0となる直前の出力Qが保持される。ただし、直前の入力が共に0の時は、いずれの値が保持されるかは分からない。 Rが0でSが1の時、Q=1、Rが1でSが0の時はQ=0となる。R=1、S=1の時、Q=1となるが、この状態からR=0、S=0となった場合に、Q=1の保持が確実でないのは各ゲートの遅延などでR=1、S=0となってからR=0、S=0となる可能性があるためだ。そのため、R=1、S=1は一般に使わない。 入
FPGA入門という本を買った。この記事はその本の内容の備忘録。 回路図で学べるFPGA入門 回路図は読める人のためのHDLガイド 作者: すすたわり 出版社/メーカー: 秀和システム 発売日: 2016/03/25 メディア: 単行本 この商品を含むブログ (1件) を見る 1.FPGAとは FPGA(Field Programmable Gate Array)は書き換え可能な集積回路。 どのように書き換え可能かというと、予め必要と思われる回路を用意しておいて、必要なものをスイッチなどで切り替えて使用する。予め用意しておく回路は、AND、OR、NOTなどの基本ゲート。構成としては、 アンチヒューズ型 SRAM型 などがある。 アンチヒューズ型は図(a)のように配線したい部分の絶縁体を物理的に壊すことで任意の回路を実現する。物理的に結線されるため信号の遅延が少なく、高速な動作が可能。しかし1
その後、docker-compose.yml を作成しておいて(python使えるようにREDASH_ADDITIONAL_QUERY_RUNNERS設定してる) version: '2' services: server: image: redash/redash:latest command: server depends_on: - postgres - redis ports: - "5000:5000" environment: PYTHONUNBUFFERED: 0 REDASH_LOG_LEVEL: "INFO" REDASH_REDIS_URL: "redis://redis:6379/0" REDASH_DATABASE_URL: "postgresql://postgres@postgres/postgres" REDASH_COOKIE_SECRET: veryver
様々な OS のディスクイメージを元にして、ブータブルな USB ドライブを高速作成することができるソフト。 Windows、BartPE、Linux ディストリビューション、FreeDOS 等々のイメージファイルを元にして、ブータブルな USB ドライブを高速作成できるようにしてくれます。 作成する USB ドライブのパーティションスタイル(MBR / GPT) / ファイルシステム を指定する機能や、Windows 8.1 / 10 / 11 の ISO イメージファイルをダウンロードする機能 等も付いています。 Rufusは、各種ディスクイメージを元にブート USB ドライブを作成することができるソフトです。 Windows、BartPE、Linux ディストリビューション(Ubuntu、Fedora、Gentoo など)、FreeDOS 等々のイメージファイルを元にして、起動可能な
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く