エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
2015-02-19
http://news.mynavi.jp/articles/2015/02/16/cortex-m7/ Cortex-M7のエリアサイズはCortex-M3の32倍、っ... http://news.mynavi.jp/articles/2015/02/16/cortex-m7/ Cortex-M7のエリアサイズはCortex-M3の32倍、って書かれているけどなんだか差が恐ろしいな。。こりゃ回路の集積度が上がればGPUのSU数を増やせるわけだ。。データ並列性が大きいタスクってのはあるんだし、個々のコアが多少貧弱でもメニーコアっていうのは方向性として有りなんでは?とか思ってしまう。まぁ需要次第だろうしそういうのはPCの世界ではiGPU活用して下さい、ってなるんだろうな。。 http://www.keil.com/pack/doc/cmsis/Core/html/group__intrinsic___s_i_m_d__gr.html Cortex-M4とかCortex-M7のSIMDってレジスタ幅が32bitで8/16ビットSIMD演算だったんだ。それでも8bit