エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
「システム・製造協調最適化(STCO)」の実現技術(後編)
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
「システム・製造協調最適化(STCO)」の実現技術(後編)
「システム・製造協調最適化(STCO)」の実現技術(後編):福田昭のデバイス通信(327) imecが語る3nm... 「システム・製造協調最適化(STCO)」の実現技術(後編):福田昭のデバイス通信(327) imecが語る3nm以降のCMOS技術(30)(1/2 ページ) (ご注意)今回は前編の続きです。まず前編を読まれることを推奨します。 回路ブロックの消費電力と動作周波数を素早く見積もりたい 前編では、7nm世代以降の技術ノードでは「設計・製造協調最適化(DTCO:Design Technology Co-Optimization)」技術だけでは「消費電力と性能、シリコン面積(PPA:Power、Performance、Area)」の最適化が徐々に難しくなることを述べた。DTCOはCMOSロジックのトランジスタや基本セル(スタンダードセル)などの最適化に役立つ。 7nm世代以降では、回路ブロックやサブシステムなどでも最適化の条件をあらかじめ見積もっておくことが望ましい。将来の3nm世代では、回路ブロ