サービス終了のお知らせサービス終了のお知らせ いつもYahoo! JAPANのサービスをご利用いただき誠にありがとうございます。 お客様がアクセスされたサービスは本日までにサービスを終了いたしました。 今後ともYahoo! JAPANのサービスをご愛顧くださいますよう、よろしくお願いいたします。
C言語でScheme風オレオレ言語 - ボクノス
なんかオレオレ言語が流行ってるみたいなので、参加してみる。 #include <stdio.h> #include <stdlib.h> #define define(ret, name, args, block) \ ret name args { return block; } #define if(expr, block1, block2) expr ? block1 : block2 #define eq(a, b) a == b #define sub(a, b) a - b #define scale(a, b) a * b define(int, fact, (int n), if(eq(n, 0), 1, scale(n, fact(sub(n, 1))))) define(int, main, (void), (printf("%d", fact(10)), EXIT_S
株式会社エス・スリー・フォー » State Map Compiler
このState Mapはゲートの制御モデルを表現しています。ゲートは2つの状態Locked(閉じている)とUnlocked(開いている)をもち、2つのイベントCoinとPassを受け付けます。 Coinイベント 門番が入場料を受け取った Passイベント 誰かがゲートを通過した また、ゲートには4つのアクションが定義されています。 Unlock ゲートを開ける Lock ゲートを閉じる Alarm 警報を鳴らす ThankYou 余分なお金をもらったことに礼を言う このState Mapの読み方は以下のとおりです: ゲートがLocked状態のとき: Coinイベントが発生したら、Unlocked状態に遷移してUnlockアクションを起こす。 Passイベントが発生したら、閉じているゲートを無理矢理誰かが通過したことに対しAlarmアクションを起こす ゲートがUnlocked状態のとき: P
フリーティケットシアター全サービスが終了
フリーティケットシアター全サービス終了 誠に勝手ながら、「フリーティケットシアター」のサービス提供を 2016年3月31日をもちまして終了させていただきました。 これまで長らくご愛顧を賜り、誠にありがとうございました。 http://www.freett.com/
コーヒーでも飲みながら検証の話でも
Verilog2001からconstant functionというものがサポートされています。 使い用によっては便利だなと思いつつ、使わなくてもなんとかなるものなのであまり気にしていませんでしたが、使いたくなったときに調べるのが面倒なのでメモしときます。 まずどういうときに使うのかというと、使いたい時というのは多分限られていて例えばFIFOなどのパラメータ化を考えたとき、昔のVerilog HDLではパラメータとしてデータのビット幅とFIFOの深さそれとFIFOのポインタのビット幅をという３つのパラメータを指定する必要がありました。 この中でFIFOのポインタのビット幅というのはFIFOの深さから導けるのですが、単純な四則演算などで計算することが出来ず、for文などを使う必要があるため別途パラメータとして渡してあげなければならなかったわけです。 例えば次のような感じです。 module m
たーぼ のハードウェア設計記録
物理タイプとは、時間や電圧、電流、距離などの物理的な物を表すために使用するデータタイプだ。 ＶＨＤＬには元々「ｔｉｍｅ」が物理タイプとして定義されており内容はスタンダードパッケージに書かれている。 この「ｔｉｍｅ」を代表とする物理タイプはｐｓやｎｓなどの単位を指定できるのが大きな特徴で、新しい単位を持ったデータタイプを作成する事も出来る。 以下の例は距離の物理タイプを新たに定義して、その距離を遅延時間に変換する関数も用意した。（遅延時間は１ｎｓ＝１５ｃｍで計算） library modelsim_lib; use modelsim_lib.util.all; package distance_pkg is -- 距離タイプ type distance is range 0 to integer'high units munit; um = 10 munit; mm =
FPGA実験室
今回はＰＬＬについて基礎的な実験を行ってみる。ＰＬＬとは一言でいえば逓倍回路（可変周波数発生回路）のことだ。入力されたクロックを整数倍化して出力することが出来き、場合によってはカウンタを用いて分周し整数で割った周波数に落とすことも出来る。つまりは（制限付きだが）入力された周波数を「有理数倍化」して出力することが可能になる。 今回の実験は位相をズラした時にどのような動きになるかを調べてみた。ＰＬＬに設定したパラメタに因って、どのような挙動を示すかを正確に知っておく必要があるからだ。ここでは初代Cycloneの内蔵ＰＬＬを用いて試験した。スケマとシミュレーション結果を以下に示す。 入力は24[MHz]、単に２逓倍して48[MHz]出力するようにし、更にpllout1(c0)は位相０[deg.]、pllout2(c1)は位相90[deg.]に設定した。その時のMegaWizardのダイアログ内容
State of the Analog Electronics [最先端計量電子工(作)学]
（通称：インチキ電子工作研究所） （降格中：ＦＰＧＡで囲碁プログラムを作ってみるブログ ～まずは冗談で） （正式名称：「囲碁のプログラムは何であんなに弱いんだ！俺がサクっとFPGAでハードウエア化して２年以内に９路盤で圍棋文化研究會の岡崎正博(39)に勝つシステムを作ってやるぜ、焼酎を50升賭けるぞ！」と大口を叩いてみるブログ） 【ご注意】 弊Blogに登場する企業・人物（政治家や足し算も怪しい男を含む）・部品・回路図は大抵実在のものですが、謎電の作者の激しい冗談と偏見を含んだフィルタを通し、更に独自の芸風が加味されて書かれています。従いまして、ここに書かれてあることは個人的な意見や感想、提案、あるいは分析結果、場合によっては憶測、最悪勘違いに過ぎず、最善で正しい内容とは限りませんし、特定企業のスポンサードを受けて提灯記事を書いているわけではありません。 謎電の作者「足し算を間違うなあああ
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
