ソフトウェア高速化の鍵は「並列化」：いま注目される並列化技術を知る | OSDN Magazine
従来は高級サーバーでしか採用されていなかったマルチCPU/マルチコアが、一般的なPCにも普及しつつある。このようなマルチCPU/マルチコア環境において、高速に動作するアプリケーションを開発するために注目されているのが「並列化」技術である。本記事では、この並列計算の基本的な考え方やそのメリット、利用できるライブラリなどについて紹介する。 ソフトウェアをより高速に動作せたい、というのはすべてのソフトウェア開発者にとって共通の悩みだろう。ユーザーにとって、高速なソフトウェアは作業効率が向上するだけでなくコスト削減にもつながる。そして、ソフトウェアを高速に動作させるための技術として現在注目を浴びているのが「並列化」である。 並列処理という概念自体は、さほど新しいものではない。スーパーコンピュータを用いたHPC（High-Performance Computing）の分野では、従来から高速化のために
【レポート】CEDEC 2008 - EPIC GAMESのTIM SWEENEYが語る「10年後のゲーム機の姿、ソフトウェアの形」(後編) (1) 現状のGPUの問題点 | パソコン | マイコミジャーナル
2008年9月9日より3日間、昭和女子大を会場にして、日本最大級のゲーム開発者会議「CEDEC2008」が開催された。 この中で、行われたTIM SWEENEY氏(Unreal Engineの設計者でEPIC GAMESのCEO兼任)の講演「未来のゲーム開発テクノロジー」が、非常に興味深い内容であり、前編では彼が予見する2012年〜2020年までのメインプロセッサの姿とその効果的なプログラミングモデルまでをレポートした。 後編では、この講演の中で語られた2012年〜2020年の3Dグラフィックスの姿についてレポートする。なお、内容の一部は、公演後のTIM SWEENEY氏に対する個別取材で得られた情報も含まれている。 前編はこちら 【レポート】CEDEC 2008 - EPIC GAMESのTIM SWEENEYが語る「10年後のゲーム機の姿、ソフトウェアの形」(前編) 現状のGPUの問
【特集】超並列プロセサ - GeForceアーキテクチャとCUDAプログラミング | エンタープライズ | マイコミジャーナル
Copyright (C) Mainichi Communications Inc. All rights reserved. 掲載記事の無断転載を禁じます
AMD Fusion Developer Summit 2011 Session Catalog
Products Processors Accelerators Graphics Adaptive SoCs, FPGAs, & SOMs Software, Tools, & Apps
【レポート】ISSCC 2008 - マルチコア化は増大する半導体プロセサ微細化のコストを正当化できるか? | エンタープライズ | マイコミジャーナル
ISSCCでは論文の発表が夕方5時まであり、その後、発表者が質問に答えるAuthor Interviewがある。そして、午後のプログラムは5時半ころに終わるが、更に、7時からイブニングセッションというパネルディスカッションがあり、その間に夕食と、かなり忙しいスケジュールである。 プロセサ関係では、"Can Multicore Integration Justify the Increased Cost of Process Scaling"というタイトルで、2日目にイブニングセッションが行われた。パネリストは、MIT教授で、Tilera社の創立者でCEOのAnant Agarwal教授、IntelのMicroprocessor LabのディレクタのShekhar Borkar氏、RenesusのSHプロセサ開発のジェネラルマネージャの長谷川氏、SunのチーフサイエンティストのRick He
西川善司の3Dゲームファンのための「次世代DirectX」講座〜DirectXは並列コンピューティングAPIへと進化する
【10月2日】 「任天堂カンファレンス 2008.秋」レポートその1 ハード編 「自分専用DS」を目指した「ニンテンドーDSi」 「任天堂カンファレンス 2008.秋」レポートその2 ソフト編 年末年始も磐石? 「Wii Music」ではとたけけ登場!? 「任天堂カンファレンス2008秋」 主要タイトル・ファーストインプレッション 「ニンテンドーDSi」を一足先に体験!! 他 任天堂、スクリーンショット集〜DS編 「マリオ&ルイージRPG3!!! (仮)」、「メイドイン俺」、「立体ピクロス (仮称)」など 任天堂、スクリーンショット集〜Wii編 「罪と罰2 (仮称)」、「Punch-Out!!」、「街へいこうよ どうぶつの森」など 任天堂、「ニンテンドーDSi」を発表 30万画素カメラ付、SDカードスロット付で11月1日発売 【速報版】 佐藤カフジの「PCゲーミ
【レポート】CES 2008 - Cellを活用した新技術がめじろ押しの東芝 | 家電 | マイコミジャーナル
米ラスベガスで開催中の「2008 International CES」の東芝ブースでは、液晶テレビの「レグザ」や、「WirelessHD」規格を使ったノートPCやテレビ、HD DVDプレイヤーとの無線伝送の展示などを行っていたが、ここでは同社の新技術を中心に見てみたい。 東芝ブース まずは東芝の展示会の定番、燃料電池。とはいえ、今回は昨年のCEATEC JAPAN 2007で出展されていたものと違いはない。燃料電池搭載の携帯型メディアプレーヤーのベースとなるのはオーディオプレーヤーの「gigabeat V41」で、前面はほぼベース端末と同じだが、右側にメタノールの残量が見える窓が追加されている。背面には吸気用のスリットが設けられており、さらに厚みもベース端末に比べて厚め。駆動時間は約10時間で、このあたりもCEATECの時と変わらない。 gigabeat V41をベースに燃料電池を搭載 背
AMD、高性能ストリーミングプロセッサ「FireStream 9170」の発売を明らかに
Advanced Micro Devices（AMD）が発売を予定している「AMD FireStream 9170」プロセッサは、研究者や科学者が多大な費用をかけずにすぐれた処理能力を利用できる手段となるかもしれない。 AMDは、米国時間11月10日から開催されるスーパーコンピュータの展示会「SC07」でFireStream 9170を展示する予定であり、11月初め、同社幹部が「ストリームコンピューティング」の展望を語った。FireStream 9170は、高い処理能力を必要とするコンピューティングアプリケーションが、グラフィックプロセッサの持つすぐれた並列処理機能を利用できるように設計されている。 プロセッサの世界ではここ数年、並列処理が大きなトレンドとなっている。並列処理とは、すべてのデータを単一の経路にできるだけ速く流して演算処理しようとするのではなく、経路を複数にして、データが複数
AMD、HPC向けのストリームプロセッサ「FireStream 9170」 - 500GFLOPSを実現 | パソコン | マイコミジャーナル
米AMDは8日(現地時間)、GPUの演算能力を活用したアクセラレータカード「FireStream 9170」を発表した。HPC分野向けに提供されるPCI Expressインタフェースの拡張カードで、演算性能は最大500GFLOPS(単精度)を実現。2008年第1四半期の発売を予定しており、価格は1,999ドル。 「FireStream 9170」は、本来はグラフィック処理に利用されるGPUの演算能力を、大規模な並列計算に適用したものだ。同社は今年2月に、R600ストリームプロセッサを2基使用した「Accelerated Computing」プラットフォームを発表していた。 FireStream 9170に搭載されるGPUは不明だが、仕様には「次世代のATI GPU」とあり、55nmプロセスの製品となるようだ(HD 2900は80nm、HD 2600/2400は65nm)。微
テラスケールコンピューティングのための言語「Ct」
会期：9月18日～20日(現地時間) 会場：San Francisco「Moscone Center West」 Intelは、メニイコア、ヘテロジニアスなど、いわゆるTera-Scale Computingと呼ばれる領域で、大きく3つの研究成果を発表している。1つは、昨年(2006年)春のIDFでラトナー氏が基調講演で語ったTransactonal Memoryである。これは、今回、ソフトウェアでこれを実現するSTM(Software Transactional Memory)対応のコンパイラが公開されている。 残りの2つが、「Accelerator Exoskeleton」と「Ct」である。Accelerator Exoskeletonについては別途レポートしたので、今回は、Ctについてレポートする。 Ctは、Ctで定義したデータタイプに対する演算処理をOpenMP対応C/C++コンパ
メニイコア、ヘテロジニアスコアのプログラミング言語
会期：9月18日～20日(現地時間) 会場：San Francisco「Moscone Center West」 ●ヘテロジニアスマルチコアの時代へ 次世代以降のIntel CPUやこれを使うプラットフォームの特徴は、アクセラレータやGPGPUなどの異種コアの存在である。Intelは、PCI Expressを使ったGeneseoを提案し、Tolapaiでは、QuickAssistアクセラレータを搭載する。このようなアーキテクチャでは、従来型のプログラミングが行ないにくくなる。特に、通常のコア以外に演算機能のあるコアやアクセラレータを持つヘテロジニアスなシステムでは、複数の命令セットで記述されたプログラミングコードを扱う必要がある。 Intelがこれらの製品の出荷を開始すれば、これまで、特殊な用途にしか使われておらず、特定の開発者しか扱わなかったヘテロジニアスなシステムを一般の開発者も扱う機
AMD社，マルチコアに適したソフトウエアの開発手法「LWP」を提唱
米Advanced Micro Devices, Inc.（AMD社）は，ソフトウエア・アプリケーションのパフォーマンスをリアルタイムで動的に最適化し，マルチコア・プロセシングの有効活用を実現するソフトウエアの開発手法「Light-Weight Profiling（LWP）」を発表した。マルチコア・プロセシングは，米Sun Microsystems, Inc.のJava仮想マシンや米Microsoft Corp.の.NET Frameworkといったランタイム環境など，特にマルチスレッドのソフトウエアにメリットをもたらすという。LWPは，同社が最近発表したイニシアティブ「Hardware Extensions for Software Parallelism」に沿って，ソフトウエアの並列処理やアプリケーションの実行性能を改善する。同社のプロセサが将来，LWPに対応したハードウエアを搭載する
AMD、マルチコアでのアプリ性能最適化仕様を発表
米AMDは8月14日、マルチコアプロセッシングのメリットをより有効に活用できるメカニズムを提供することで、ソフトウェアアプリケーションの性能を向上させる新仕様「Light-Weight Profiling」（LWP）を発表した。LWP仕様は、同社がこのほど発表したイニシアチブ「Hardware Extensions for Software Parallelism」をサポートする初の技術。同イニシアチブはソフトウェアの並列処理能力を向上させる一連の機能をAMDプロセッサに盛り込み、ソフトウェアの性能を向上させることを目的としている。LWPはSun MicrosystemsのJava仮想マシンやMicrosoftの.NET Frameworkなどのランタイム環境にメリットを提供するCPUメカニズムだという。 LWPは、メモリ構成やコードレイアウトなどのテクニックを用いて、同時実行しているタス
Intel® Threading Building Blocks
oneTBB is a flexible C++ library that simplifies the work of adding parallelism to complex applications, even if you are not a threading expert. The library lets you easily write parallel programs that take full advantage of the multi-core performance. Such programs are portable, composable and have a future-proof scalability. oneTBB provides you with functions, interfaces, and classes to parallel
美しい画像だけではないエヌビディアの「Tesla」チップ
Nvidiaが、高性能コンピューティング向けのチップをラインアップに加えて新しい市場を狙っている。 同社の「Tesla」チップは、PCI Expressスロットに装着することで科学計算処理用ワークステーションのパフォーマンスを500ギガフロップス（浮動小数点演算毎秒5000億回）向上させる。これは、ゲノムのモデリングや潜在油田の評価を行う科学者らに相当な処理能力を提供する。 Nvidiaは、同技術を基盤にしたTeslaワークステーションとサーバも披露した。これは、ゲームマニアやメディアファン向けのPCに搭載される3Dグラフィックチップで最も有名な会社にとってはやや路線が異なる。一方、Intelの「Larrabee」プロジェクトやAdvanced Micro Devices（AMD）の「Torrenza」構想も、自社のプロセッサをベースにした標準システムに専用のハードウェアを追加するという手
後藤弘茂のWeekly海外ニュース : Intelが進める、32コアCPU「Larrabee」
●32コアに続いて48コアバージョンも計画 Intelは、メニイコア(Many-core)CPUの第1弾「Larrabee(ララビー)」の製品化に向けて進んでいる。Intelでは、数十個規模のCPUコアを載せたマルチコアCPUをメニイコアと呼んでいる。Larrabeeは“ハイスループットコンピューティング”向けに特化した、IA(Intel Architecture)プロセッサで、多数のCPUコアで並列処理を行なう。 業界関係者によると、Intelは、まずLarrabeeの32コア版を投入、その1年後に、48コアのプロセス微細化版を投入する予定だという。また、32コア版からの派生で24コア版(不良コアを無効化したバージョン)も製品化する予定だという。 ちなみに、コア数は、なにをコアとして数えるかによって変わる可能性がある。32コアという数字は、複数の情報ソースで確認できているが、異なるコア数
ARMv7のマルチプロセッサ拡張
会期：5月21日～23日(現地時間) 会場：米カリフォルニア州サンノゼ DoubleTree Hotel Microprocessor Forum 2日目のテーマには、組み込み系や特定目的のプロセッサがある。この中に含まれるのが、携帯電話関連のプロセッサである。その中でARMが行なった発表に、「ARMv7 Architecture Recieves Multi-Processor Extensions」がある。ここでは、このARMv7アーキテクチャのマルチプロセッサ・エクステンションの概要について説明しよう。 ●ちょっとしたおさらい 以後の話を理解してもらうために、ちょっとARMプロセッサについて解説しておこう。携帯電話に広く使われるARMプロセッサだが、ARMは、設計を提供するだけで、具体的な製品は、そのライセンスを受けたメーカーが製造する。ARMのプロセッサには、命令セットのアーキテク
【MPF07】米Intel社，「マルチコアではキャッシュとメモリの構成が性能を左右」
米Intel Corp.のPrincipal Research Scientist, Corporate Technology GroupであるRavi Iyer氏は，「Microprocessor Forum 2007」（米国カリフォルニア州サンノゼ，2007年5月21～23日）で「Re-inventing Multi-Core Cache & Memory」と題した講演を行った（図1）。多数のCPUコアを搭載するマルチコア型マイクロプロセサでは従来とは異なる考え方のキャッシュや主記憶の構成が，処理のスループット向上に必要であるとした。具体的には「数個のCPUコアごとの共有2次キャッシュ」や「DRAMを使った4次キャッシュ」を配置する構成が，80個のCPUコアを集積したマイクロプロセサで有効であるとする見解を示した。
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
AMD、業界初のx86 CPU対応OpenCLソフト開発プラットフォームを無償提供
頭脳放談 第91回 ハードウェアをソフトウェアで実現するXMOSって何？ － ＠IT