[B! verilog][fpga] manabouのブックマーク

高位合成おぼえがき - Qiita

この記事は Aizu Advent Calendarの6日目の記事です。前記事は @stringamp さんの畳み込み演算を用いた残響効果の理論と実装はじめにこの記事では高位合成に関する説明と、Vivado HLSとSystemCを使った高位合成での簡単な実装例を示します。前者に関しては寄せ集めの情報を自分なりにまとめたものになりますので、誤情報等を含んでいる可能性があります。見つけた方はビシバシご指摘いただけると泣いて喜びます。高位合成とはなんぞや元来のデジタル回路は、Verilog,やVHDLに代表されるハードウェア記述言語(HDL)によってレジスタトランスファーレベル(RTL)で書かれるのが主でした。 RTLレベルでの加算器表現 Wikipedia - Full-adderよりしかし、これらのHDLは記述の抽象度が低く、相対的に記述量が増えてしまうため、近年の半導体

manabou 2017/12/08

リンク

自動運転車の開発を加速 - Intelが進めるFPGA活用

4月17日、日本アルテラは、IntelのPSG(Programmable Solution Group:旧Altera)による、自動運転ソリューションに関する説明会を開催した(Photo01)。 Photo01:Business Planning & Marketing Manager, Automotive Business Group, Programmable Solution Groupの生嶋孝之氏。氏の所属はIntel Japanではなく米国Intelであるまず概況であるが、2016年と2025年の自動運転に関する要件をまとめたのがPhoto02である。自動運転の要件は、2025年あたりだと無人で走行可能なSAEのレベル5(完全自動化)がターゲットに入ってくるが、そうなると演算性能は50～100TFlops、カメラの画素数も10億画素オーダー、蓄えられるデータもテラバイト級にな

manabou 2017/04/20

リンク

CPU実験2016年度D班コア係（CPU実験でマルチコア） - sueki743's blog

CPU実験を終えて後輩のために書き残しておけそうなことをまとめます。 CPU実験とは何ぞや、という所については去年の先輩方の記事を見てもらうのが早いと思います。（今年は昨年と違ってFPU係がなくなったり、実験で使うHDLがVHDLからSystem Verilogに変わったりしていますが）東大理情名物のCPU実験で毎週徹夜したお話（概要編） – Eureka Engineering – Medium CPU実験でコンパイラの改造でハマったところ - Handwriting CPU実験でTravis CIを使ってみた - Handwriting 自班のコンパイラ係も記事を書いてくれました。 CPU実験：マルチコアで並列実行するまで（コンパイラ係目線） - eguchishi 目次目次参考書籍コンピュータ設計の基礎/高性能コンピュータ技術の基礎 RTL設計スタイルガイド Verilog H

manabou 2017/03/31

リンク

ソフトウェアの人がVerilogでジュリア集合を表示するまでに難儀したこと - Qiita

ソフトウェアの人が独学でVerilog、FPGAを使った時の悩みごとと、ソフトウェアの人への独断指針のまとめです。近年、FPGAに手をだすソフトウェアの人が自分も含め多くなっているが、Lチカの次のモノ作りをやる時の参考情報。あと自分の備忘録。発端 https://www.youtube.com/watch?v=n_Mh2fqaqqs 小さいFPGAボードと小さなLCDで重めであろう図形がスイスイ動く事になんとも感動し、作って見たくなった。これと同等のものを作るのを目標とした。作ったものや環境など DE0（CycloneⅢ）と aitendo M032C1289TP（LCD）を使って Verilogオンリーでジュリア集合をリアルタイムに計算して描画する結果こきたなく、一般的に合っているか分からないVerilogの記述になったと思うが、それっぽいものはできた。動画はここ　（2