電気回路/HDL/SystemC の導入Top / 電気回路 / HDL / SystemC の導入 2022-12-12 (月) 23:32:22 (319d) 更新 印刷しないセクションを選択 Verilator で SystemC によるテストベンチを動かす † Verilator を使うと Verilog モジュールを SystemC に変換し、 同じく SystemC で書いたテストベンチを用いて検証することが可能、 とのことでやってみました。 Verilator のインストール方法は 電気回路/HDL/Verilator の導入（C++モード） にあります。 また、続きとして Verilator でカバレッジ測定を行ってみた結果を 電気回路/HDL/SystemPerl の導入 にまとめました。 加えて、SystemC について多少勉強した結果を 電気回路/HDL/SystemC によるテストベンチ にまとめつつあり
