「Meteor Lake」Deep Dive その1 - Intel 4 Process Update
アメリカ時間で9月19日より開催されるIntel Innovation 2023に合わせ、IntelはMeteor Lakeの詳細を解禁した。これを一気に記事化するにはちょっと分量が多いので、何パートかに分けてお届けしたい。まずは懸案であるIntel 4 Processに関してである。 Intel Meteor Lake Intel 4 Processの詳細は、2022年6月のVLSI Symposiumで公開されており、ここでHigh Performance Libraryの詳細なジオメトリとかCOAGの詳細、SDB(Single Diffusion Break)の詳細、配線層のDesign Rule、eCuと呼ばれる、銅配線のわりにCoのライナーをつけ、その外側にTaのバリアを形成した新しい配線構造、密度の上がった配線層などIntel 4 Processの特徴に関してはすでに詳細な説明
CPU革命！ 裏面電源供給技術PowerViaのテスト実装に成功 インテル CPUロードマップ (1/3)
6月11日から京都で開催されていた2023 Symposium on VLSI Technology and Circuitにおいて、インテルは基板裏面から電源を供給する配線方式「PowerVia」関連の内容を2つ発表した。 1つはT1-1の“E-Core implementation in Intel 4 with PowerVia(Backside Power) Technology”、もう1つがT6-1の“Intel PowerVia Technology: Backside Power Delivery for High Density and High-Performance Computing”である。どちらも似てはいるのだが、後者がPowerVia全体の発表で、前者はこれをIntel 4プロセスに移植した上で、E-coreに実装してみた結果を示したものである。 実はこの件に関
製品に最適な統合カスタムチップをオンデマンドで安価に作るスタートアップ、zGlue｜fabcross
モデム、CPU、メモリーなどの複数の機能を統合したSoC（System on Chip）は最近のIoT機器に欠かせない。Qualcommの「Snapdragon」シリーズやMediaTekが投入する統合チップは、さまざまなスマートフォンが短期間で開発されるエコシステムの重要な一部だ。SoCそのものを作るのはこれまで大企業に限られた話だったが、そこを大衆化させるビジネスを手がけるベンチャーがzGlueだ。 SoCによりIoT機器の開発速度は上がる CPUやメモリー、WifiやBluetoothといった通信機能を、一つの半導体チップ内にまとめたSoC（System on Chip）は、安価で高性能なICT／IoT機器が続々登場するエコシステムの一部になっている。ICT機器の開発においては、自作PCのようにCPU、メモリー、グラフィックボード、記憶素子、無線機能などにそれぞれ必要な機能を備えたチ
パソコンユーザーのためのDRAM入門 Part 1 パソコンにおけるDRAM、DRAMの構造 - Qiita
序 : プロセッサへの嫉妬 DRAMさん「最近みんなCPUやGPUにばかりうつつを抜かしやがって…。みんながやれRyz○nだの、FinFET ○nmだの盛り上がって、みんなが次世代プロセッサを楽しみにしている。新しいアーキテクチャやISAが出てきて話題も絶えない。」 DRAMさん「たしかによ…CPUはパソコンの花形だし、GPUの性能上げればゲームのグラフィックスがきれいになるよ。それに比べると俺は目立たない。」 DRAMさん「挙句の果てに、Memory wallだなんて言われて、CPUやGPUの足を引っ張る存在だと疎まれている。」 DRAMさん「だけど…だけど…俺がいなかったらパソコンは動かない…！それに、俺だって頑張ってる！お腹にviaを貫通させたりして、CPUやGPUの足を引っ張らないようにしている！」 DRAMさん「だから…だから…俺を…DRAMを…見てくれ…！！！」 対象読者 DR
これからの時代、少量カスタムで大量種類のチップを設計する方法とは (UCBの論文を読む) - FPGA開発日記
UCB(University of California, Berkeley)の論文を教えてもらい、読んでみることにした(実際には大量にGoogle翻訳した)。 この論文は"Generating the Next Wave of Custom Silicon"という論文である。 著者から分かる通り、RISC-VとChiselの思いっきり関係者である。 Generating the Next Wave of Custom Silicon Borivoje Nikolić, Elad Alon, Krste Asanović, Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, USA https://ieeexplore.ieee.org/xpl/mostRecentIss
ファミコンエミュレータの創り方
------- GND -- |01 31| -- +5V CPU A11 -> |02 32| <- M2 CPU A10 -> |03 33| <- CPU A12 CPU A9 -> |04 34| <- CPU A13 CPU A8 -> |05 35| <- CPU A14 CPU A7 -> |06 36| <> CPU D7 CPU A6 -> |07 37| <> CPU D6 CPU A5 -> |08 38| <> CPU D5 CPU A4 -> |09 39| <> CPU D4 CPU A3 -> |10 40| <> CPU D3 CPU A2 -> |11 41| <> CPU D2 CPU A1 -> |12 42| <> CPU D1 CPU A0 -> |13 43| <> CPU D0 CPU R/W -> |14 44| <- /ROMSEL (/A
ハード素人が32bit CPUをFPGAで自作して動かすまで読んだ本のまとめ - スティルハウスの書庫の書庫
男子たるもの一度は自分でCPUを作ってみたいものだけど、ICでLEDをピカピカさせた程度の経験しかないハード素人な俺だったので、CPUを自作してる東大生などを遠くから見て憧れてるだけだった。しかしおよそ一年前のこと、「MIPSなんて簡単に作れますよ！」とKさん（←FPGAでLispマシンを自作するような人）に言われて、お、おぅ。。そりゃKさんはそうでしょうよ。。あれ、もしかして俺にもできるかな。。？ と思った。この一言がなければ32bitのCPUを自作しようなんて考えなかっただろう。 それから一年ちょい、とくに今年の正月休みやFPGA温泉でがっつりがんばって、なんとかMIPS Iサブセットの自作CPUが動いた。これはフィボナッチを計算してるところ。 ちなみに、これはこんな感じのフィボナッチのコードをCで書いて、 void main() { int i, *r = (int *)0x7f00
64ビット4コアCPUが5ドル、中国メーカーの価格破壊
「A64」とは、どのようなチップなのか A64とはどのようなチップなのであろうか。図3は、毎年1月に米ラスベガスで開催される「CES」で、2015年に発表されたA64の資料である。64ビットOSが本格的に普及し始めたのは2014年からだ。Android OSではバージョン5.0以降が64ビット対応で、正式版は2014年後半にリリースされている。Allwinnerが「CES 2015」で「A64」という5米ドルのチップを発表したのは、なんと、そのわずか数カ月後であった。 ご存じの通り、半導体チップの価格はウエハーからの取れ数で決まる。単純計算になるが、A64の製造に直径30cmのウエハーを使った場合、2000個弱のチップが1枚のウエハーから取れることになる。ウエハー価格はプロセステクノロジーや量産数によって変動するが、A64が使う28nmでは数千米ドルである。仮に4000米ドルとしよう。40
“CPU大国への道”を突き進む中国、ドローン分解で見えた懸念
本連載の前々回「まるで“空飛ぶプロセッサ”、進化する中国ドローン」で扱った中国DJIのドローン「Phantom 4」の追加情報を今回も掲載する。DJIのPhantom4には実に27個ものCPUが搭載されていることを報告した。今回はその具体例を紹介したい。 図1は、カメラ雲台（Gimbal）に採用される米Ambarellaのカメラ用プロセッサ「A9」のチップ開封の様子である。 A9チップは、映像機器関連で採用が多く、DJIのDroneのみならず、アクションカメラで有名な「GoPro」、ドライブレコーダーや監視カメラにも搭載されている。DJIは、このカメラプロセッサにソニーのCMOSセンサーを組み合わせてPhantom 4の雲台を構成している。 このチップは図1に掲載するように、仕様（内部ブロック図）が公開されていて、3つのCPUと、ビデオやイメージ処理を行うDSPから構成されていることが明ら
ARMがもたらした“老舗コンサバ、新興アグレッシブ”の現状
ARMがもたらした“老舗コンサバ、新興アグレッシブ”の現状：製品分解で探るアジアの新トレンド（9）（2/2 ページ） Amlogicの“インプリメント力” 2014年、「Android L」の名前でGoogleがリリースを開始した、64ビット化されたAndroidは2015年、瞬く間に市場に広まった。64ビット化を実現するためには、ARMの新CPUコア「Cortex-A5x」シリーズを用いるしかない（もしくはIntelのAtomやMIPS64）。今までの「Cortex-A15」「同A17」「同A7」「同A9」をアップグレードする必要が、全ての半導体メーカーに等しく訪れた。 先行するQualcommも、MediaTekも、OSの64ビット化に合わせ、2014～2015年、ハイエンドからミドルハイ、ローエンド製品まで一斉に64ビット化、Cortex-A5xの切り替えを行っている。 Qualco
DMAのメリットって何？
図2：DMAの詳細動作例 （クリックで拡大） ［a］（左図）はCPUを使ったデータ転送 ／ ［b］（右図）はDMAを使ったデータ転送 これはRAMからデータを取り出して通信機能へ送る場合です。通常、CPUがデータ転送を行う場合（図2［a］）、まずRAMからデータを読み出します。読み出されたデータは、一度CPU内のALUを通ります。そして、ALUではデータに何の処理も行わずに、そのまま出力し、通信機能にデータは送られます。一方、DMAはCPUを介さずにRAMからデータを読み出し、通信機能へ転送します。その際、CPUは使われないので、ALUを使って別の演算ができます。マイコンとしては2つの仕事を並列処理できることになり、非常に効率的です。 最初CPUが、DMAにデータ数、転送元／先アドレス、転送モードなどを設定します。その後、DMA転送スタートのトリガーが来るとDMAは転送を開始します。DMA
IntelとARMはなぜ協業したか - 今後のモバイル向けプロセッサへの影響は?
既報の通りIntelは16日(太平洋時間)に、IDF 2016 SanFranciscoの開催に合わせて、Zana A. Ball氏(VP, Technology and Manufacturing Group, Co-GM, Intel Custom Foundry)が10nm世代のFoundry ServiceでARMのProcessor IPとArtisan Physical IPを提供することを発表した。 また、ARMも同日にWill Abbey氏(General Manager, ARM Physical Design Group)がやはりARMとIntelのコラボレーションについて発表を行っている。この詳細について少しご紹介したい。 IntelとARM、協業の背景 まずはっきりしているのは、この発表はIntelがARM陣営に与したとか、Atomを捨ててARMにしたとかいう話では
Intelビビってる 世界最速スパコン神威太湖之光 - Qiita
2016年6月 スパコンの世界ランキングTOP500で 突如No.1に躍り出た神威 太湖之光(Sunway Tianhu Light) 中国勢を除けばトップとなる Titan - Cray XK7 , Opteron 6274 16C 2.200GHz, Cray Gemini interconnect, NVIDIA K20x に対して４倍の絶対性能を示した。 絶対性能計測を指標とするTOP500ベンチに対する批判の声を反映して、電力効率ランキング Green500 がある。 しかし、その地球に優しいスパコン・ランキングGreen500でも第3位。 本当に驚異的なのはスパコンとしての性能ではなく、枯れたテクノロジーの水平思考とその組み合わせだけで構築した独自アーキテクチャだった。 枯れたCPU単品のスペックから見ていこう クロックは1.45GHzと、スマホ未満の低クロック。 プロセスも4
ARM、64bit対応新CPUコア「Cortex-A35」や新アーキテクチャ「ARMv8-M」発表 - TechCon 2015基調講演レポート
英ARMは11月11日(現地時間)から開発者向けのイベント「ARM TechCon 2015」を開催している。このイベントは、ハードウェア、ソフトウェアの開発者向けに同社が毎年開催しているもの。会場は米カルフォルニア州サンタクララ市。ここは、某大手プロセッサメーカーの「お膝元」での開催というところに"挑戦的な感じ"がしないでもない。ちなみにARMの米国拠点は、テキサス州のオースティン市にある。 同イベントは、基調講演やセッション、会場での展示で構成され、米国の一般的な技術イベントと変わらないが、いままでもARMv8-AアーキテクチャやmBed OSなど、ARMの戦略的な製品がここで発表されてきただけに、今回も注目が集まる。さて、ここでは初日と2日目に行われた基調講演の模様をレポートする。 第二世代のLITTLEプロセッサ「Cortex-A35」 初日の基調講演に登場したのは、ARM CTO
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
NTT、宇宙線による半導体ソフトエラー発生率の全貌解明。中性子による誤動作が対策可能に
最先端プロセッサー、勝負どころはオンチップ電源
【後藤弘茂のWeekly海外ニュース】 海外で急激に盛り上がる新CPU命令アーキテクチャ「RISC-V」
【後藤弘茂のWeekly海外ニュース】 元TransmetaのDitzel氏が新会社で4,000コア以上のRISC-V CPUを発表
【福田昭のセミコン業界最前線】 富士通が米社と共同開発する次世代メモリの恐るべき正体(後編)
【後藤弘茂のWeekly海外ニュース】 新メモリ技術「3D XPoint」が準備段階に ～IntelはOptane、MicronはQuantXとして製品が登場
