電子回路に広く利用されているトランジスタは、長期間使用しているとブレークダウンに起因する劣化や破損を起こすことがある。ブレークダウンの要因は基板内に隠れていて見つけにくいが、絶対最大定格のある項目に注意を払うことで問題を解決できることがある。 →「Wired, Weird」連載一覧 トランジスタを長期間使用していると、性能が劣化したり、素子そのものが破損してしまったりすることがある。これらの現象の直接的な原因は、トランジスタのベース‐エミッタ間のブレークダウンである。しかし、ブレークダウンにつながる要因は基板内に隠れており、回路図を詳しく確認しないと見つけにくい。また、ブレークダウンが発生しても、ただちに不具合が発生しないこともある。トランジスタを使う回路設計の“落とし穴”にはまらないようにするには、ベース‐エミッタ間のブレークダウンに注意を払う必要があるのだ。 まずはトランジスタのデータ

前回まで説明してきた半導体のワイヤーボンド技術は直接的に設計者が使い方を考慮できるものではなく、半導体メーカーの仕様に関するものです。半導体を選択する時やメーカーからの仕様変更の申し入れ、故障解析レポートの評価時などにおいてメーカーの情報のみで判断せず、一度立ち止まって評価内容について吟味する姿勢を忘れなければ良いかと思います。 今回から、数回にわたり半導体を使う上で考慮しなければならない接合（ジャンクション）部の温度計算の算出法について説明します。この接合部の温度は熱電対や熱画像などで測定できるものではありませんので理論に基づいた計算が一般に用いられます。 過渡温度上昇の影響 本稿では各種部品の構造や使い方について説明してきましたが半導体については使い方を特に説明はしませんでした。しかし半導体は使い方を誤ると破壊、焼損を引き起こしたり、そのレベルまでは至らないとしても部品の故障率に多大な

【3】8B10B SerDes 1983年にIBMのAl Widmer氏とPeter Franaszek氏により8B10Bのシリアルコーディング方式が発表されました。8ビットの信号をKコードと呼ばれるコントロールコードの追加とDCバランスを取るために1つのデータに対して2種類のコード（RD＋/－）を割り当て、計10ビットに変換する仕様です（図12） 特長としてはランレングス（1や0の同一符号の連続数）を最大5として低周波帯域を制限していることと、データ中の1と0の数の差が常に＋/－1以内となるようにDCバランスを取っており、シグナルインティグリティを向上させています。データ中の1と0の数の差が必ず＋/－1以内が条件のため、この差を逸脱するとコーディングだけでデータエラーが判定できるようにもなっています。 この8B10Bコーディングは、古くからハイパフォーマンスコンピューティング（HPC）や

差動伝送路の設計（その2）、差動の結合と不要輻射：高速シリアル伝送技術講座（7）（2/5 ページ） 差動伝送路の特性インピーダンスと平衡性、密結合 LVDSの差動インピーダンスは標準100Ωのため、差動伝送路の特性インピーダンスも100Ωで設計します。終端抵抗が内蔵されていないLVDSデバイスで長い伝送路を使用する場合、伝送路のインサーションロスを低減させるため低めのインピーダンス（90Ωなど）を採用し配線幅Wを太くする方法も可能です。 受信端の外付け終端抵抗の値は100Ω固定ではなく伝送路の特性インピーダンスに合わせ選択します。10％のインピーダンスミスマッチは5％の反射につながるため、使用するアプリケーションでインピーダンスミスマッチによる信号反射が許容できるかを検討し、受信端でのEYEの開口が十分かを確認します。 伝送路の特性インピーダンスと終端抵抗値に差があると、インサーションロス

差動ケーブルのペア内（イントラ）スキューについて 同軸ケーブル2本を使用し差動信号を伝送する構成では、イントラスキュー（差動PチャンネルとNチャンネル間の信号スキュー）を抑えるため、ケーブルの物理的な長さではなく電気長をそろえなければならず、長距離やスキュースペックが厳しい高速ではコントロールが困難です。 差動ケーブルでPチャンネルとNチャンネルの差動ペア内の結合が強い「密結合」構造では、イントラスキューを自ら補償する能力が高く、スキューを抑えて長距離の高速信号伝達が可能になります。 シールドなしのツイストペアケーブル（UTP）では、輻射ノイズやペア間スキュー（インタースキュー）、クロストークの特性は、ペアごとにシールドされたツイナックスケーブルと比較すると大幅に劣りますが、PチャンネルとNチャンネルの差動ペア内の密結合でのみエネルギーが伝達するシンプルな構造のため、ケーブルで追加されるペ

ECL（エミッターカップルドロジック） 1971年にMotorolaからエミッターカップルドロジックECL10Kファミリー、1973年にFairchild Semiconductorから3倍程度高速な100Kファミリーが発表されました。当時、高速化が要求される大型コンピュータや通信機器、計測機器などで使用されていました。ECL出力段の等価回路を図6に示します。 ECLは名前の通りトランジスタQ1、Q2のエミッタが結合しており、定電流源Iを通してマイナス電源のVEEに接続されています。またコレクタ側Vccは通常0Vに接続されます。 この構成で分かるようにECLではマイナス電源が必要なことや汎用ロジックと非互換、消費電力の高さなどから一般的なアプリケーションに広がることはありませんでした。 その後、負電源を正電源に変えたPositive ECL（PECL）や低電圧版のLVPECLが開発され、大

DC-DCコンバータのノイズ対策［実践編］：徹底研究！ 設計/実装における具体策（1/5 ページ） 本稿では、非絶縁型/スイッチング方式のDC-DCコンバータにおけるノイズ対策について、2回にわたって解説している。前回は『理論編』として、ノイズの種類やその発生メカニズムについて説明した。その内容を踏まえ、今回の『実践編』では、ノイズの発生を抑えるための基板レイアウト設計の基本、部品の選択方法、付加回路による対策手法について具体的に解説する。 3つの観点 前回の『理論編』で解説したとおり、非絶縁型/スイッチング方式のDC-DCコンバータでは、主に寄生インダクタの影響により、ハイサイド/ローサイドのパワーMOSFETのターンオフ時に発生する高周波のスパイク/リンギングがノイズとして問題になる。今回は、この問題に対して、機器のプリント配線板（以下、基板）の設計はどのように行えばよいのかを具体的に

DC-DCコンバータのノイズ対策［理論編］：徹底研究！ノイズの発生原因を理解する（1/5 ページ） スイッチング方式のDC-DCコンバータは、その仕組みから、ノイズの発生源となってしまう可能性がある。これを避けるために、設計者は適切な対処法を知っておかなければならない。本企画では、2回にわたり非絶縁型/スイッチング方式のDC-DCコンバータのノイズ対策について実践的に説明する。今回は『理論編』として、ノイズの種類やノイズの発生メカニズムを中心に解説を行う。 求められる「実践的な解」 スイッチング方式のDC-DCコンバータでは、ノイズ対策が必要となる。実際、各種文献やIC製品のアプリケーションノートなどでは、よくノイズ対策について触れられている。それらを見ると、「パワーMOSFETなど、ループを構成する部品はできるだけ近くに配置すること」、「ループの長さはできるだけ短くすること」、「できるだ

まずはRAMでプログラムが実行できるか確認 マイコンによっては、メモリアドレスがコードエリア、データエリアに分けられています。データエリアではプログラム実行はできません。一部のマイコンは、データエリアにRAMが割り当てられています。そのようなマイコンでは、RAMでプログラムを実行できません。 例えば、ハーバードアーキテクチャで、データバスしかRAMに割り当てられていなくて、かつ、データバスからプログラムを実行できない場合などは、RAMではプログラムが実行できません。 まずはマイコンの仕様を確認しましょう。 本記事で例としてあげるSTM32ファミリの場合は、ハーバードアーキテクチャですが、RAMでプログラムを実行することができます。 方法はさまざま 内蔵RAMにユーザーのプログラムをロードし、実行する方法は、マイコンごとに異なります。しかし、一般的には、次の2種類の方法に分けられます。 1.

図2：DMAの詳細動作例 （クリックで拡大） ［a］（左図）はCPUを使ったデータ転送 ／ ［b］（右図）はDMAを使ったデータ転送 これはRAMからデータを取り出して通信機能へ送る場合です。通常、CPUがデータ転送を行う場合（図2［a］）、まずRAMからデータを読み出します。読み出されたデータは、一度CPU内のALUを通ります。そして、ALUではデータに何の処理も行わずに、そのまま出力し、通信機能にデータは送られます。一方、DMAはCPUを介さずにRAMからデータを読み出し、通信機能へ転送します。その際、CPUは使われないので、ALUを使って別の演算ができます。マイコンとしては2つの仕事を並列処理できることになり、非常に効率的です。 最初CPUが、DMAにデータ数、転送元／先アドレス、転送モードなどを設定します。その後、DMA転送スタートのトリガーが来るとDMAは転送を開始します。DMA

昨今、広入力電圧範囲DC-DCコンバーターが使用されるケースが増えてきたが、MOSFETの高速のターンオンとターンオフは、スイッチノードのリンギングを発生させ、さまざまな障害の原因となっている。そこで、本稿では、DC-DCコンバーターにおけるスイッチノードリンギングおよびスパイクのメカニズムを取り上げ、その発生メカニズムと対策方法を詳しく解説する。 はじめに 産業、自動車および通信の基幹設備に使用される広入力電圧範囲DC-DCコンバーター用MOSFETの高速のターンオンとターンオフは、スイッチノードのリンギングを発生させ、それによるスパイク（電圧）がMOSFETあるいは集積化ゲートドライバの定格電圧を越えることにもなる。コントロールされないスパイクは、システムの信頼性を低くし、あるいはひどい障害を招くことさえあり得る。 本稿では、DC-DCコンバーターにおけるスイッチノードリンギングおよび

高さ1mmのDC/DCコンバータモジュール、スマホ内部の追加電源向けに：TDK B30000P80シリーズ TDKが「EPCOS」ブランドとして発表したDC/DCコンバータモジュールは、実装面積が2.9mm×2.3mm、高さが1mmというサイズを実現している。電池駆動を想定していることから入力電圧範囲は2.2～5.5V。出力電圧範囲は1.10V～2.80Vまで8種類をそろえている。 TDKは2014年11月4日、「EPCOS」ブランドとして降圧型DC/DCコンバータモジュール「B30000P80シリーズ」を発表した。小型基板に6MHzの電源スイッチICを埋め込み、インダクタ、2個のコンデンサとともに一体型電源モジュールとした。ICを基板の中に埋め込む技術を用いたことで、実装面積は2.9mm×2.3mm、高さは1mmというサイズを実現している。個別部品で構成する場合に比べて、実装面積を最大3

知ってるつもりの外国事情（3）――ジャーナリストから見たエレクトロニクス広報の日米の違い：津田建二の技術解説コラム【海外編】 今回は少し毛色の変わった分野として、エレクトロニクス企業の広報について、日米を比較してみます。長い間、ジャーナリストという仕事をしていますと、広報部門とは長く付き合ってきました。広報は英語ではPublic Relation（PR）と言いますが、日本語でPRといえば、宣伝のことを指すことが多いようです。しかし、広報（PR）は文字通り広く知らしめるという意味で、自分の有利な方向に導く「宣伝」とは違います。米国は広報やジャーナリズムの先進国です。日本とは何がどう違うのでしょうか。 “広報 先進国”のアメリカはオープン エレクトロニクス産業の広報は、米国では企業の知名度、理解度を高めるためにオープンなところが多いです。取材に対しては極めて協力的です。企業側は、自社の認知度を

サイプレスの65nm非同期SRAMでSingle Event Upset（SEU）を軽減：軽視していませんか？ メモリの放射線対策 はじめに システム設計者にとって、メモリ デバイスの信頼性とデータ インテグリティは最も重要な関心事の2つである。昨今のシステムは、放射線などの環境ファクターによるメモリ内のデータ破損に対する耐性が弱い。そのため、信頼性の高いメモリ デバイスを使用することが重要課題となっている。システム設計者は、高信頼性を得るためにオフチップで誤り訂正や冗長性を持たせる技術に頼らざるを得ない。だが、これら技術は、プリント基板のスペースをとったり処理に追加で時間がかかったりするため、オーバーヘッドの要因となる。サイプレスの最新世代SRAMは、シングルチップに誤り訂正符号（ECC）を搭載しており、ボード スペースやコストを抑えるだけでなく、デザインの複雑性も軽減する。これら製品は

π型/T型のシャント終端 テブナン終端の短所は、図4に示すようなπ（別名Delta）型またはT（別名Y）型の抵抗回路を含む結合伝送路を使用することで解決/軽減できます。π型回路のコモン・モード・インピーダンスはRBIAS/2、T型回路の場合はZo/2＋RTTとなります。また、結合伝送路の終端インピーダンスは、π型回路ではZDIFFで2×Zoに等しく、T型回路では2×Zoとなります。RTTの両端のコモン・モード電圧は、VTT＝VCC－2.0Vに近いことからVTTと呼ばれています。 π型/T型の回路を使用することで、テブナン終端の5つの短所は、それぞれ以下のように解決されます。 （1）π型/T型回路を用いた終端では、ドライバの電流によって直接電力が供給される。そのため、テブナン終端で生じるバイアス用抵抗ストリングによる電力損失が発生しない （2）コモン・モード・インピーダンスと負帰還により、表

今回から2回に渡って、PCなどに利用されるATX電源の修理で垣間見た“悪い設計”を実際の修理手順を追いながら、紹介する。今回は、実装設計上の不具合を製造面でカバーしたものの、結局は動かなくなってしまったATX電源を修理する。 →「Wired, Weird」連載一覧 部品の修理業務を始めて、そろそろ1年半が経過した。この1年半で多くの部品の修理を手掛けることができた。修理品にもいろいろあった。不良箇所が明確で簡単に修理できたものや、半月ほど時間をかけてじっくり調査し何とか修理できたもの。全く手に負えなかったものも多数あった。 部品の修理を行うには、事前にその部品の仕様や回路と構造を理解した上で行わないと、かえって修理部品を壊してしまうことがある。このため、修理前に可能な限り部品の情報（マニュアル、回路図など）と依頼先の不具合情報を収集し部品への理解度を高める準備作業が重要だ。 修理品にみる“

可変周波数の発振器を構成する方法として、NORゲートを2個用いたRC発振回路を考案した。この回路による可変周波数範囲は広い。 VCO（電圧制御発振器）はアナログ回路である。デジタル・プログラマブル・チップのライブラリーには含まれていない。信号の同期やクロックの逓倍でVCOが欲しいときには、ANDゲートやNANDゲートなどの標準論理機能を利用する必要がある。 可変周波数の発振器を構成する方法はいくつかある。例えば、バラクター・ダイオードを用いることによって周波数を変えられる。ただしこのダイオードは、電圧変化に対する周波数変化が小さい。従って、1個のインバーターと複数のコンデンサーで構成される一般的なピアース（Pierce）発振器では使いづらい。 別の案としてシュミット・トリガー・インバーターと、可変の充電抵抗を利用する方法がある。これは動作はするものの、ヒステリシスのばらつきが大きい。また、

Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷：アルテラ Stratix 10/Arria 10（1/2 ページ） アルテラは次世代FPGA「Generation 10」として、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロセスを用いたミッドレンジ製品「Arria 10」を発表した。Stratix 10は、現行のStratix Vに比べて性能が2倍となる。 Alteraは2013年6月10日（米国時間）、次世代FPGA「Generation 10 FPGA＆SoC（System on Chip）」の概要を発表した。Generation 10として今回発表したのは、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロ

「これが50～200Wの最適解」、アナログ方式のDC-DC制御ICにマイコンを内蔵：マイクロチップ MCP19111 マイクロチップの「MCP19111」は、アナログ方式のDC-DCコンバータ制御ICにフラッシュマイコンを混載した製品である。これを同社はデジタル制御とアナログ制御の“ハイブリッド型”と呼ぶ。電力容量が50～200W程度と中規模の電源回路で、旧来のデジタル制御ICではその自己消費電力が無視できないような用途に向くという。 Microchip Technology（マイクロチップ テクノロジー）は2013年1月29日、電力容量が50～200W程度の電源回路に向けて、8ビットのフラッシュマイコンを混載したDC-DCコンバータ制御IC「MCP19111」を発表し、同日付で量産出荷を開始した。 外付けする2個のパワーMOSFETをPWM信号で駆動し、同期整流方式で出力電圧を生成する、

FPGAにステートマシンを実装する、アーキテクチャと実装手法の選択が要諦：プログラマブルロジック FPGA（1/2 ページ） FPGAに搭載するカスタム回路は、状態マシン（ステートマシン）を基盤にして開発するケースが少なくない。そのステートマシンを実装する際に、正しいアーキテクチャと適切な実装手法を選択すれば、最適なソリューションを実現できる。 FPGAの用途の1つに、簡単な通信プロトコルを実行するといったシーケンス制御がある。シーケンス制御の実装には、状態マシン（ステートマシン）を活用する手法が最適だ。 ステートマシンとは、有限な数の状態（ステート）の間を行き来するタイプの論理回路で、同時に複数の状態を取ることはできず、任意の時点で必ずある1つの状態を取る。そしてトリガー信号を受けると、ある状態から別の状態に遷移する。 ステートマシンには、ムーア（Moore）型とミーリー（Mealy）型