技術メモ(SystemVerilog)http://lctree.blog26.fc2.com/blog-entry-90.html">Script by http://lctree.blog26.fc2.com/">Lc-Factory (詳細:http://lctreetz.blog69.fc2.com/">Lc-Factory/雑記) (Seesaa版:http://lctree.seesaa.net/">Lc-Factory＠Seesaaブログ)
SystemVerilogで遊ぼう！
このサイトは、自分の趣味でSystemVerilogの使い方を簡単に説明したサイトです。 SystemVerilogは簡単に言ってしまえば、１つのプログラミング言語です。でも他の言語と違って、LSI設計用の言語のためユーザーが少ない？せいか、入門用ページなどは見たことがありません。なので、とりあ えずモデル作成に使う文法を例と共に説明して、モデル作成までを１つの目標にサイトを構築してみました。 ＃いまはSVに特化しない項目も、必要に応じて取り上げています ※上記はサイト構築時に書いた、10数年前の文をそのまま置いています。 2023/06/25 昔、短い期間在籍していた会社、CMエンジニアリングが公式YouTubeチャンネルを開設していました。アサーションの動画を３つほど出していたので、画面左のメニューから「60. アサーション」のところにリンクを貼りました。YouTubeチャンネルへのリ
MyHDL の紹介 - ksmakotoのhatenadiary
MyHDL は Python の内部 DSL として実装された HDL（ http://www.myhdl.org/doku.php/start によれば HDL and HVL (Hardware Verification Language) としている）です。 ダウンロード http://sourceforge.net/projects/myhdl/files/ から myhdl-0.7.tar.gz をダウンロードします。 インストール tarball を展開し、その中にある setup.py を管理者権限で実行します。私の環境では次のようなコマンドになりました。 $ gzcat myhdl-0.7.tar.gz | tar xf - $ cd myhdl-0.7 $ sudo python2.7 setup.py install 高階関数とデコレータ MyHDL が多用している P
VimでVerilog HDLを書くための設定 | コンピュータ忘備録
2013年10月18日金曜日 VimでVerilog HDLを書くための設定 この記事はVim Advent Calendar 2012 322日目の記事になります． 321日目は@t9mdさんによるUnite menuを使ってオプションのToggleを簡単にするでした． ここではハードウェア記述言語であるVerilog HDLをVimで快適に書くための設定を紹介したいと思います． 対応する begin と end などの機能強化 Vimには標準で対応する括弧へジャンプする機能がありますが，Verilog HDLではブロック構造を begin と end で囲むスタイルを採用しているため，そのままではジャンプできません．matchit.vimというプラグインを使用することで，begin と end 間や case と endcase 間をジャンプできます． Vim6以降であればデフ
中村正規の「半導体業界を語る」
私は半導体業界（モトローラ）に入ってすぐに先輩に「FAB」という言葉を教えられた。私が最初に習った「FAB」とはウェハーの製造プロセスを行う「Fabrication」の略語ではなく、半導体製品の「Feature」（特長）、「Advantage」（競合品、従来品などと比較したときの長所や利点）、そして「Benefit」（ユーザにもたらされる利益や恩恵）の３つの言葉の頭文字を取ったものであった。 私は先輩達に「自社の半導体製品をユーザに採用してもらうためには、各製品の「FAB」を正確に理解し、顧客の技術者に明確に説明できるようにならなければならない」ということを教えられたのである。新製品が発表されると、米国の本社からは「FAB」を記述した資料が送付されてきたし、データシートにはこれらが項目ごとに明記されていた記憶もある。その後、半導体産業は短期間に驚異的な成長を果たしたが、現在でもこの製品ご
簡単に作るVerilogテストベンチ - ぱたへね
人が作ったVerilogソースや、書き立てほやほやのVerilogソースを簡単にテストしたい時ってありますよね。OpenCoresで公開されているEthmacを使って、簡単にテストベンチを作る方法をまとめてみました。目標はできるだけ楽に動作を確認することですが、初心者向けに一歩ずつテストベンチを動かしていく方法にもなっています。ここで作るテストベンチは、正式な（本格的な）テストまでのつなぎとして使うような物を想定しています。テストベンチを書くための文法などは、他のサイトや書籍を参考にしてください。 Ethmacの入手先はここです。 http://opencores.org/project,ethmac シミュレータはVeritakを使用しています。 DUTとは 最初に言葉の説明を。テストベンチを書くときに、テストの対象となるモジュールをDUT(Device Design Under Tes
ＥＭＡＮの解析力学
目標と方針 第１部「力学の補足」 座標変換 見かけの力 コリオリの力 全微分 偏微分の座標変換 第２部「解析力学の基礎」 解析力学とは何か 運動方程式の変形 ラグランジュ方程式の利点 抽象化への準備 ルジャンドル変換 ハミルトニアン ポアッソン括弧式 括弧式の計算例 第３部「変分原理」 物理法則の形式 ベルヌーイの問題提起 最小作用の原理 つじつま合わせ ハミルトン形式にも使える 正準変換 正準変換で何ができるか（工事中） ネーターの定理 第４部「量子力学への入り口」 ハミルトン・ヤコビの方程式 ハミルトン・ヤコビの方程式２ 周期運動への応用 正準変換の実例集 前期量子論 幾何光学との類似 第５部「無限自由度の系」 波動とは何か ひもが波打つ理由 連続体の解析力学 汎関数微分（修正検討中） ラグランジアン密度を使う（修正検討中
HLSで「等価性検証は必要ないのか？」と質問された時の正解 - Design x Verification
元ネタ：TDDで「テストばかり書いて間に合うのか？」と質問されたときの正解 高位合成/動作合成のツールを使った設計において、顧客などから 「等価性検証は必要ないのか？」 などと質問されることがあると思います。 そんな時には、後ろからそっと抱きしめて 「そんな質問させてごめんな」 が正解です。
Vimを最強のPython開発環境にする2 - Λlisue's blog
本気でPythonをやりたいならあわせて読みたい「え？君せっかく Python のバージョン管理に pyenv 使ってるのに Vim の補完はシステムライブラリ参照してるの？」 2013-06-23 21:30 おしりに追記しました 2013-06-24 10:00 設定等微修正しました 2013-06-24 15:20 quickrunの設定を修正しました 2013-07-03 14:30 間違い等を修正しました 様々な開発環境を試してきましたが、結局Vimに落ち着いてしまっているAlisueです、どうも。 Vimを最強のPython IDEにするを書いてからかれこれ二年ほどが経ちます。 二年もあると新しいVimプラグインが増えるなどし、先の記事内容では最強ではなくなってしまいました。なのでこの辺でもう一度現在の最強をまとめてみたいと思います。 基本方針 プラグイン関係はすべてNeoBu
Verilog「脱」入門
Verilog「脱」入門 はじめに Verilog HDL を使い始めて早９年目。 それ以前は ABEL や VHDL でシコシコとやってましたが、Verilog HDL を使うようになってからはそれ一本です (あくまでも HDL の話、Schematic は別)。 最近は周りでも HDL を使って FPGA の設計をする者が多くなってきました。 彼らは HDL の入門書や FPGA 代理店開催の無料セミナーなどで FPGA 設計の一通りを習っているようです。 しかし、"そこに書いてあること・習ったことがすべて" だと思い込み、"それ以上のことはできない" と思い込んでいるように感じます。 趣味の世界ならまだしも、業務で使う以上は早いところ "入門" の枠から抜け出して次のステップへ進んで欲しいのですが… 彼らのコードからは "その場しのぎ" かつ "動いてるから大丈夫"
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
Introduction | Learn You Some Erlang for Great Good! 日本語訳
Verilogチュートリアル
Why Do We Need SystemC-AMS? - Planet Analog
404
Download Library Form - Fraunhofer IIS, Design Automations Division EAS - Fraunhofer Institute for Integrated Circuits – Design Automation Division EAS IIS
Archive | DVCon Proceedings
Archive | DVCon Proceedings
Archive | DVCon Proceedings
Archive | DVCon Proceedings
第一回：アナログ座談会 関西編
