エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
VimでVerilog HDLを書くための設定 | コンピュータ忘備録
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
VimでVerilog HDLを書くための設定 | コンピュータ忘備録
2013年10月18日金曜日 VimでVerilog HDLを書くための設定 この記事はVim Advent Calendar 2012 322日目... 2013年10月18日金曜日 VimでVerilog HDLを書くための設定 この記事はVim Advent Calendar 2012 322日目の記事になります. 321日目は@t9mdさんによるUnite menuを使ってオプションのToggleを簡単にするでした. ここではハードウェア記述言語であるVerilog HDLをVimで快適に書くための設定を紹介したいと思います. 対応する begin と end などの機能強化 Vimには標準で対応する括弧へジャンプする機能がありますが,Verilog HDLではブロック構造を begin と end で囲むスタイルを採用しているため,そのままではジャンプできません.matchit.vimというプラグインを使用することで,begin と end 間や case と endcase 間をジャンプできます. Vim6以降であればデフ