エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント1件
- 注目コメント
- 新着コメント
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
[連載][西川善司の3Dゲームエクスタシー]「ATI Radeon HD 2000」シリーズのGPUアーキテクチャ徹底解説
ハイエンドのRadeon HD 2900ではメモリインタフェースがリファインされ,512bitのリングバス(Ring Bus... ハイエンドのRadeon HD 2900ではメモリインタフェースがリファインされ,512bitのリングバス(Ring Bus)アーキテクチャが採用された。512bitのグラフィックスメモリインタフェースは世界初採用となる。 リングバスは,「プレイステーション3」のCPU「Cell」の内部バスにも採用されているアーキテクチャだ。山手線のような環状のバスラインを設け,いくつか“駅”となるところにメモリコントローラを置く。そして,駅と駅の間でデータのバケツリレーを行いながらデータの入出力を行うのが基本概念となる。 駅となるメモリコントローラはリングストップ(Ring Stop)と呼ばれるが,Radeon HD 2900では4個のリングストップが配され,そこから実際のメモリチップに向けてバスラインが伸びるような設計となっている。各リングストップは,前述した4基のレンダーバックエンドのブロックと接続
2008/07/01 リンク