[B! fpga][verilog][vhdl] jjzakのブックマーク

jjzak id:jjzak

fpgaとverilogとvhdlに関するjjzakのブックマーク (34)

http://lexim.dtiblog.com/
jjzak 2009/01/28
ASICやFPGAなどの設計に使われる無償ツールのインストール方法や使用方法を備忘録を兼て記録してゆきます。実際に使用されている方たちの情報交換の場になればよいと思います。

linux

電子工作

fpga

hdl

cpld

verilog

debian

vhdl
リンク
なんとなく実験 with SIProp開発記
商务广告 TG:@mdys588 9420免费高清在线观看视频,丰满乱子伦无码专区,24小时日本高清免费看下载毛片免费观看播放,级毛片免费观看在线播放,级毛片免费观看在线高清,级毛片免费全部播放,级毛片免费观看播放,级毛片免费观看在线播放,级毛片免费观看在线高清,级毛片免费全部播放,国产精品自产拍高潮在线观看,国产人成无码视频在线1000,国产香蕉尹人在线观看视频,国产制服丝袜亚洲日本在线,欧美波霸爆乳熟妇片,欧美精品亚洲日韩Ⅴ,欧美日韩一区精品视频一区二区,欧美性生活18~19,午夜亚洲理论片在线观看,西西人体444高清大但,无遮挡男女一进一出视频真人,香港经典毛片免费观看特级,级毛片免费观看播放,级毛片免费观看在线播放,级毛片免费观看在线高清,级毛片免费全部播放,国产一区二区青青精品久久,乱人伦人妻中文字幕，自拍视频亚洲综合在线精品,亚洲一区无码精品色偷拍,欧美色欧美亚洲另类二区,
jjzak 2008/06/04
blog

ngn

fpga

verilog

vhdl
リンク
たーぼのハードウェア設計記録
物理タイプとは、時間や電圧、電流、距離などの物理的な物を表すために使用するデータタイプだ。ＶＨＤＬには元々「ｔｉｍｅ」が物理タイプとして定義されており内容はスタンダードパッケージに書かれている。この「ｔｉｍｅ」を代表とする物理タイプはｐｓやｎｓなどの単位を指定できるのが大きな特徴で、新しい単位を持ったデータタイプを作成する事も出来る。以下の例は距離の物理タイプを新たに定義して、その距離を遅延時間に変換する関数も用意した。（遅延時間は１ｎｓ＝１５ｃｍで計算） library modelsim_lib; use modelsim_lib.util.all; package distance_pkg is -- 距離タイプ type distance is range 0 to integer'high units munit; um = 10 munit; mm =
jjzak 2007/11/21
電子工作

fpga

hdl

verilog

vhdl

blog
リンク
FPGA PARK TOP
●自前／変造版－MR16 (16bitRISC)オリジナル16bitRISC －FM-TypeMいわずとしれたＦＭ変調サウンド音源－AY-3-8910(PSG)ＳＳＧサウンド音源－S/PDIF光デジタルオーディオのエンコーダ－CRTC 6845旧世代の画面コントローラ－PIA 8255ハードやっててコレを知らない方はいないはず－freq_cnt周波数カウンタ ●他人様物の紹介／リンク－fz80偽Ｘ１でも使用しているシングルサイクルZ80互換コア－tv80Z80互換コアとして最も有名な？T80のVerilogHDL版－1bit CPU(KP1)その発想がすばらしい。まさにFPGAならではの遊び方 TOPへもどる実験室 ●抵抗でビデオ出力－ＤＡＣ編－エンコーダー編　テレビ出力って簡単かも－実用編 ●自由なクロックを作る－OSC+PLL+VCOの実験－DCO+PLL
jjzak 2007/11/16
CRTC,NTSC VIDEOのサンプル

fpga

hdl

cpld

verilog

vhdl

電子工作

cpu
リンク
FPGAの部屋 VGAコントローラ
キャラクタ描画テスト回路の休止等々これまで、キャラクタ描画テスト回路を作ってきた。シミュレーションでは、だいぶイケているようなのだが実機で動作しない。今日もバグが有ったので、潰したのだが、ディスプレイ画面は単色で塗りつぶされてしまう。ChipScope PROかなふたふさんのMITOU JTAGあたりが使えれば良いのだが、そのもない。とりあえずISE12.1が出たら、お試しで１ヶ月ChipScopeが使えると思うので、それまで保留にしようと思う。やはり、DDR2 SDRAMコントローラがおかしいのかな？DDR2 SDRAMコントローラは一連の流れで、動作を確認しChipScopeで見て、読み書きしているのを確認したハズのだが？？？それでも配線を同様にしてもReadデータが受からない自体が発生したので、まだ見落としがあるのかもしれない。だいぶ、ブログを書きながら趣味でやるには辛くなってき
jjzak 2007/08/03
FPGAでVGAコントローラ

fpga

verilog

vhdl

電子工作
リンク
CPUを作ろう〜シミュレータと論理ICによる計算機教材〜 - 楽天ブログ（Blog）
2024.06.23 ArduinoNanoEveryでGPSデータロガー、完成カテゴリ：全般 GPSと連動したデータロガーを作りました。 ArduinoNanoEveryでGPSデータロガーの製作その１ - おびやまロボット研究所ブログ (cpu4edu.net) ArduinoNanoEveryでGPSデータロガーの製作、その２ - おびやまロボット研究所ブログ (cpu4edu.net) ArduinoNanoEveryのアナログリファレンス - おびやまロボット研究所ブログ (cpu4edu.net) ArduinoNanoEveryでGPSデータロガーその３、完成 - おびやまロボット研究所ブログ (cpu4edu.net) Arduino Arduino Nano Every(ピンヘッダ実装済み)【ABX00033】[アルディーノナノエブリー夏休み自由研究自由工
jjzak 2007/04/02
cpu

電子工作

電子回路

資料

verilog

hdl

fpga

vhdl
リンク
Infoseek[インフォシーク] - 楽天が運営するポータルサイト
Infoseek, およびInfoseekロゴは楽天株式会社の商標です。これら以外のマークは、それぞれ関係各社の商標および登録商標です。 Copyright (c) Rakuten, Inc. All Rights Reserved.
jjzak 2007/02/20
電子工作

マイコン

hdl

fpga

cpld

verilog

vhdl
リンク
Aracnet; Internet Services. Hotel bookings online
Find a hotel Africa Asia Australia and Oceania Europe Middle East North America South America
jjzak 2007/02/20
fpga

hardware

hdl

ruby

tech

verilog

vhdl
リンク
日曜デジタル
先週、何とか時間を工面してESECに行ってきた。タッチパネルとAndroidが目立ったが、全体としては…どうなんだろ。まあ、人の集まり具合という意味では、不況の影響はあまりなかったように思う。そんな中、今年もインテルのブースでノベルティグッズをゲット。昨年に引き続き、今年もサクマドロップ。昨年と比べると、大分怖くない缶に仕上がってた。昨年のは、子供が怖がって手を出さなかったからなあ…。
jjzak 2007/02/20
電子工作

fpga

cpld

hdl

verilog

vhdl

blog
リンク
Kyoshow - PukiWiki
jjzak 2007/01/22
Xilinx ISEの使い方等

fpga

wiki

電子工作

電子回路

hdl

vhdl

verilog
リンク
ムシンシステムズのホームページ
◆　弊社のリンクページ ◆ 超低価格なボード製品一覧 ◆ ソフト関係 ◆ ハードとファームウェア関係 ◆ 自動制御システム開発 ◆ 生産&治具システム開発 ◆ ソフト開発関係 ◆ 自動制御装置用SH-2 ボード ◆ 計測自動制御装置 ◆ PID 自動御制ボード ◆ 腕時計サイズ制御ボード ◆ ZigBee無線計測制御ボード ◆ 測画像処理制御ボード ◆ ロボット制御ボード & ソフト ◆ コイン・サイズのマイコンボード ◆ マルチ・プロセッサ自動制御装置 ◆ マルチCPU高精度データロガー装置 ◆ タッチスクリーン計測ボード ◆ 医療関係計測ボード・ソフト ◆ 会社案内ページ ◆　他リンクページ ◆ 制御関係でのトラフル対策 ◆ 人工知能・組み込み制御と自動制御 ◆ デジタル制御やDCS制御のページ ◆ Linux&FreeBSDでのSCADA,HMI ◆ SoftPLC & Linu
jjzak 2007/01/11
マイコン

電子工作

h8

gcc

fpga

mac

hdl

verilog

vhdl
リンク
エックスサーバーサーバー初期ページ
このウェブスペースへは、まだホームページがアップロードされていません。早速、エックスサーバー上へファイルをアップロードしてみましょう。アップロードの方法などは、サポートマニュアルをご参照ください。
jjzak 2006/12/20
MSP430 78K0

電子工作

マイコン

msp430

hdl

fpga

cpld

verilog

vhdl
リンク
サイバーラボ
jjzak 2006/11/06
hdl

eda

cpld

fpga

verilog

vhdl
リンク
Home :: OpenCores
The reference community for Free and Open Source gateware IP cores Since 1999, OpenCores is the most prominent online community for the development of gateware IP (Intellectual Properties) Cores. It is the place where such cores are shared and promoted in the spirit of Free and Open Source collaboration. The OpenCores portal hosts the source code for different digital gateware projects and support
jjzak 2006/11/06
verilog

vhdl

hdl

fpga

cpld

cpu

hardware

electronics

design

eda
リンク
HuMANDATA LTD. リンクコーナ
<BODY> <P>このページを表示するには、フレームをサポートしているブラウザが必要です。</P> </BODY>
jjzak 2006/11/06
電子工作
リンク
FPGALibre
We don't have an english translation of the whole site. We are looking for volunteers for such a task. Here we will maintain a small list of resources generated by the project. Some resources are just adaptations or enhancements of already existing projects others born from this project. In most cases the resources have its user interface in english. Text editor VHDL Tags Templates Simulator GHDL
jjzak 2006/11/06
電子工作

電気・電子工学

電子回路

hdl

verilog

vhdl

fpga

cpld
リンク
まぐまぐ！ - 読みたいメルマガ、きっと見つかる。
携帯アドレス、Gmail、YahooMailにメルマガが届かない場合こちらから受信設定をお試しください。また、購読期間内のメルマガ(有料・無料)はマイページから再送できます。マイページをお持ちでない方は、新規にご登録ください！ → informationページへ
jjzak 2006/11/06
hardware

hdl

vhdl

verilog

fpga

cpld

電子工作

電子回路

電気・電子工学
リンク
PARTHENON HOME PAGE
このホームページに含まれる内容は，特に表示がある箇所を除いて，日本電信電話株式会社の著作物です．このホームページの内容は予告なく変更されることがあります．また，読み出された情報が最新の情報ではない可能性があります．本ホームページの利用は，利用者の責任において行われるものとします．本ホームページから取得された各種情報の利用によって生じたあらゆる損害に関して，日本電信電話株式会社は一切の責任を負いません． PARTHENONは，日本電信電話株式会社の登録商標です． PARTHENONのロゴマーク使用には，株式会社NTTデータの許可が必要です．このホームページに含まれる内容は，CQ出版社 DESIGN WAVE MAGAZINE No.3 の付録CD-ROM に収録した内容をベースにして，適宜，最新情報の追加や内容の更新を行っているものです．
jjzak 2006/11/06
sfl

hdl

verilog

vhdl

fpga

cpld

電気・電子工学

電子工作

電子回路
リンク
FPGAの部屋
My First Nios V for Terasic Atum A3 Nano をやってみよう15（高度なオプションの設定方法） ”My First Nios V for Terasic Atum A3 Nano をやってみよう14（デバッグ）”の続き。 Atum A3 Nano Resources の My First Nios V for Terasic Atum A3 Nano をやってみようということで、前回は、アプリケーションのデバッグを行った。今回は、Ashling RiscFree IDE と Platform Designer の高度なオプションの設定方法を見たが、Ashling RiscFree IDE は System Library Properties が見つからなくてうまく行かなかった。 Quartus Prime Pro 25.1.1 で File メニューか
jjzak 2006/11/06
DDR2 SDRAMコントローラ

fpga

hdl

verilog

vhdl
リンク
http://www02.so-net.ne.jp/~morioka/cqpic.htm
jjzak 2006/11/06
fpga

ip

cpld

hdl

verilog

マイコン

電子回路

電子工作

vhdl
リンク
1 2 次のページ