CPU間データ通信速度で32Gbpsを達成、富士通研が新たな送受信回路を開発
なお、富士通は、サーバ向け製品である「SPARCプロセッサ」やASSP、ASICといったシステムLSI事業は、パナソニックのシステムLSI事業と統合し、マーケティング・設計・開発機能に特化した「ファブレスSoC新会社」として分離独立させる計画である。しかし、今回発表した送受信回路のような、次世代サーバ向けCPUなどに搭載する基盤技術については、富士通研究所をはじめとした富士通グループで研究開発を続ける方針だ（関連記事）。 次世代サーバのボトルネック 現在、CPUに搭載するプロセッサコアの性能向上と同時に、1つのCPUに多数のプロセッサコアを搭載して並列処理させるメニーコア技術の導入などにより、システムレベルのデータ処理性能は大幅に向上している。こうした中で、さらなるデータ処理性能の向上を目指すために複数のCPUを搭載するサーバのような機器の場合、CPU間におけるデータ通信速度がボトルネック
25Gbpsの高速光伝送を、5mW/1Gbpsの低消費電力で実現
25Gbpsの高速光伝送を、5mW/1Gbpsの低消費電力で実現：新技術 CPU間光伝送（1/2 ページ） 富士通らは、CPU間の光伝送について、25Gbpsの高速伝送を1Gbps当たり5mWで実現する技術を開発した。従来は3V以上の電源電圧で光素子を駆動していたが、0.8Vで駆動できるようになり、低消費電力化も図れているという。 富士通、富士通研究所、Fujitsu Laboratories of America（FLA）、技術研究組合 光電子融合基盤技術研究所（PETRA）、新エネルギー・産業技術総合開発機構（NEDO）は2015年2月23日、サーバやスーパーコンピュータ（以下、スパコン）のCPU間高速データ通信を、1ギガビット/秒（Gbps）当たり5mWで実現するシリコンフォトニクス技術を用いた光送受信回路を共同開発したと発表した。同技術は、2015年2月22～26日に米国で開催され
いよいよスマホ搭載か!? 電磁界結合による非接触コネクタで開発成果
いよいよスマホ搭載か!? 電磁界結合による非接触コネクタで開発成果：新技術 非接触コネクタ（1/3 ページ） 慶応大の黒田忠広氏らのグループは、米国で開催されている国際学会「ISSCC 2015」で電磁界結合を用いた非接触コネクタに関する2件の研究論文を発表する。同コネクタをスマホに搭載した場合でも、他の無線機と干渉しないことなどを実証した内容も含まれ、非接触コネクタの実用化加速が期待される。 慶應義塾大学 理工学部教授の黒田忠広氏らの研究グループは電磁界結合を用いた非接触コネクタの伝送路結合器（TLC：Transmission Line Coupler）を従来の1/8.3に小型化する技術を開発した他、同非接触コネクタをスマートフォンや人工衛星に実装可能なことを実証した。これらの研究開発成果に関する論文は2015年2月22～26日に米国で開催されている国際学会「ISSCC（IEEE Int
IoT時代のサーバを助ける56Gbps送受信回路
富士通研究所とソシオネクストは、サーバ間の光通信向けに、56Gビット／秒の通信速度を実現する送受信回路を発表した。ソシオネクストは今回、オプティカルネットワーク分野で培ってきたノウハウを活用することで、消費電力を削減できる新しいタイミング誤差検出方式を開発。これにより、現行と同じ消費電力で2倍高速となる56Gbps送受信回路を実現している。 「2020年、IoTの普及で全てのデバイス／センサーはデータセンターやクラウドにつながる時代を迎える。つながるデバイスの数は500億台。2015年の150億台から3倍以上に増える見込みだ」――インテルは、2015年6月に行ったカンファレンスでこう語った。 IoTの普及に伴って懸念されるのは、膨大な量のデータ処理である。膨大な量のIoTデータをリアルタイムで処理するためには、データセンターの処理能力向上が解決の要因の1つとして挙げられる。しかし、同時に考
Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷
Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷：アルテラ Stratix 10/Arria 10（1/2 ページ） アルテラは次世代FPGA「Generation 10」として、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロセスを用いたミッドレンジ製品「Arria 10」を発表した。Stratix 10は、現行のStratix Vに比べて性能が2倍となる。 Alteraは2013年6月10日（米国時間）、次世代FPGA「Generation 10 FPGA＆SoC（System on Chip）」の概要を発表した。Generation 10として今回発表したのは、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロ
Tabulaが100Gbps通信機器向けの3次元PLDを投入、Intelの22nmプロセスで製造
Tabulaが100Gbps通信機器向けの3次元PLDを投入、Intelの22nmプロセスで製造：プログラマブルロジック FPGA TabulaのFPGA「ABAX2P1 3PLD（Programmable Logic Device）」は、100ギガビット/秒（Gbps）クラスの信号を扱う通信機器などに向けたFPGAである。チップ上の2次元平面に「時間」の次元を加えた、独自の3次元PLD技術を採用しており、Intelの22nmプロセスで製造される。 米国の新興FPGAベンダーであるTabula（タブラ）は2013年3月26日（米国時間）、100ギガビット/秒（Gbps）クラスの信号を扱う通信機器などに向けたFPGA「ABAX2P1 3PLD（Programmable Logic Device）」を発表した。このFPGAは、Intelが開発した3次元ゲート（Tri-Gate）構造のトランジス
PCI Ex 3.0に対応、10.3Gビット/秒のレーンを複数搭載できるPHY IPコアをSynopsysが発売
米Synopsys社は、1.25G～10.3Gビットのデータ転送レーンを複数搭載できるPHY IPコア「DesignWare Enterprise 10G PHY IP」を発表した。ブレード・サーバや交換機、ルーターなどの高性能な通信/コンピューティング機器に搭載される大型のバックプレーンに向けた製品である。
第14回 DesignConの注目発表
2. 今年の動向 今年の発表動向としては、高速シリアルデータ伝送とそれに関連したテーマが多く発表されました。また、TSV（シリコン貫通電極）が実用化され、それに関連する発表も目を引きました。 データ転送の高速化としては、現在4GHz（8Gbps）のPCI Express Gen3の次の規格や40Gイーサネットや100Gイーサネットを見すえた開発、検討があります。 基板配線で、このような高速信号の伝送を実現するためには損失が最大の問題となります。 基板配線で高速信号を伝送するとき、信号の高速化によって問題が大きくなってくるのは、損失の問題です。 損失は信号の周波数が高くなればなるほど大きくなります。このため、高速信号ではドライバで出力した信号の振幅が損失によって小さくなり、レシーバで正しい信号が受信されなくなります（図4）。 損失の大きさは配線の長さに比例します（図5）。このため、長いケーブ
近未来の光配線回路PCを現実に近づける東大発ベンチャー
東京大学から生まれたベンチャー企業 先端フォトニクスは、光配線回路（ICチップ間通信）の実用化に必要な光電変換モジュールと光配線基板を開発・製造している。小さい企業ながら、大手企業と肩を並べるほどの注目度だ。 一昔前、PCの体感性能を決める一番の要因はCPUだった。それがCPUよりもメモリにこだわるようになり、最近では「SSD搭載かどうか」で購入するPCを選ぶようになっている。そして近い将来は、「電子回路か、光配線の回路か」で購入するPCを決めるようになるのかもしれない――。今回紹介する先端フォトニクスは、光配線回路（ICチップ間通信）の実用化に必要な光電変換モジュールと光配線基板を開発・製造する技術企業。東京大学から生まれた大学発ベンチャーだ。 「光電変換モジュール」とは電気信号と光信号を相互変換するモジュール。回路内を光信号で飛び交うデータを電気信号に変換してLSIに届け、LSIで処理
ザイリンクス、28nm世代FPGAの低コスト・低電力ファミリの出荷を開始
ザイリンクス、28nm世代FPGAの低コスト・低電力ファミリの出荷を開始：プログラマブルロジック FPGA（2/2 ページ） 2.78Tビット/秒帯域幅のFPGAも出荷済み ザイリンクスはこの他、高性能の有線通信アプリケーション向けに開発した28nm世代のハイエンドFPGA「Virtex-7 H580T」についても説明した。この品種については、出荷開始を2012年5月30日（米国時間）に発表済みだった。 Virtex-7 H580Tは、Virtex-7のうち、最大28Gビット/秒で動作する高速シリアルトランシーバ（SERDES：シリアライザ/デシリアライザ）を16チャネルと、13.1Gビット/秒のSERDESを72チャネル搭載した品種である。このデバイス単体で、入出力帯域幅は2.78T（テラ）ビット/秒に達する計算だ。[28Gビット/秒×16チャネル]＋[13.1Gビット/秒×80チャネル
Tabula、次世代製品をIntelの22nmプロセスで製造することを発表
米Tabulaは2012年2月24日に都内で記者発表会を開催、Tabula本社から来日したAlain Bismusth氏(Photo01)が説明を行い、同社の3次元PLD(3PLD)の次世代製品に、Intelの22nmプロセスを利用することを明らかにした。 Tabulaは2010年3月に、同社としては初製品になるABAXファミリを発表した。昨年6月には品川に東京事務所を開設しており、また昨年9月にはPresident兼CEOのSteve Teig氏が来日して説明を行うなど、日本でも積極的に活動を行っている。 とはいえ、同社のSpacetime Architectureはまだ馴染みが薄いこともあって、まずはその説明を行うことに時間が費やされたが、これをもう少し簡単に説明してみたい。単純に言えば、3PLDは内部が2/4/8倍速で動くFPGAである。ただ面白いのは、各々のロジックセルが単純に2～
Cadence、40/100Gbpsイーサネット・ソリューションを提供
米Cadence Design Systemsは、ネットワーク系や高性能なコンピューティング機器向けSoCの迅速な採用を可能にする40/100Gbpsイーサネット(Gigabit Ethernet:GbE)メディア・アクセス・コントローラ(MAC)と、フィジカル・コーディング・サブレイヤ(PCS)IPコアの提供開始を発表した。 同社は、すでに1GbEから最大で40GbEまでにわたる50件以上のイーサネット設計のテープアウトの実績があり、イーサネット向けソリューションとしては、検証IP(verification IP:VIP)、エミュレーション、バーチャル・プロトタイピング、およびシリコン・パッケージ・ボードのコ・デザインなどにおいて実現された独特な機能を含んだ形で提供されている。 今回提供が開始された40/100GbE MACおよびPCS IPコアは、IEEE802.3ba-2010イーサ
ISSCC 2011 - 富士通研、サーバ内のデータ伝送距離を伸ばせる回路を開発
富士通研究所とFujitsu Laboratories of Americaは、サーバを複数組み合わせて高性能化したマルチプロセッササーバの通信経路として利用されるバックプレーンにおいて、データの伝送距離を従来と比べて約1.7倍に延伸できる、10Gbpsの多チャネル高速送受信回路を開発した。同成果は、2011年2月20日より24日まで米サンフランシスコで開催されている半導体の国際学会「ISSCC 2011(International Solid-State Circuits Conference)」において発表された。 データセンターでは、高性能・高密度なサーバシステムとしてブレードサーバや大規模なマルチプロセッサ・サーバが活用されているが、これらのサーバは、プロセッサやデータ通信用の集積回路を搭載したプリント配線板を、バックプレーンと呼ばれる相互接続用のプリント配線板を用いて高密度に接続
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
富士通、CPU間の高速伝送を従来の半分の電力で実現する光送受信技術
Tabula、22nm世代のFPGAを搭載した100G Ethernet向け開発ボードを提供
IBM、160GBのデータを数秒で転送できるADCを開発 ～400Gbpsのインターネット持続を実現
【ISSCC】慶応義塾大学が国内最多の4件、メイン基板とディスプレイをつなぐ“非接触コネクタ”など
【ISSCCプレビュー】有線通信：高速化は32Gビット/秒超、低消費電力化はサブ1pJ/ビットへ
Computational Software for Intelligent System Design™
【ISSCC】ギガビット超の有線伝送分野は、伝送方式の多様化と省電力化がいっそう進展