組み込みの「一番根っこ」を狙うか否か 戦略が別れる小規模FPGAの現状
今月のお題は、厳密にいうとあまり2月のニュースではない（1月と3月のニュースが混じっている）のだがご容赦頂きたい。今月のお題は小容量FPGAについてである。 最小構成でも大容量、AMDの新Spartan AMDは2024年3月5日に「Spartan Ultrascale+」を発表した（「エッジ向け「Spartan UltraScale+」、AMDが発表」）。ここでポイントになるのは、最小構成の「SU10P」でも11K LCとかなりの大容量になっていることだ。オンチップメモリも1.77Mビットとかなりの容量である。これだけあれば、実はMicroBrazeどころかフルスペックのRISC-V（RV32I）を動かしてまだ余裕がある回路規模であって、既にGlue Logic向けを完全に通り越している気がしなくもない。もちろん、前世代の「Spartan-7」も2035年まで提供されることが明言されてい
FPGA FMステレオ･チューナ
FPGA (Field Programmable Gate Array) による デジタル方式 FMステレオ･チューナ Mar.20, 2012 受信帯域幅、出力レベルの調整が可能な新バージョンをリリースしました。 Apr.22, 2012 表面実装部品（SMD）実装済みの基板を用意しました。 Xilinx社のFPGA、Spartan6を搭載したモジュール（XP68-01）を使ったもの。 ★ FPGA で FM チューナを作る！ FPGA (Field Programmable Gate Array) を使うことで大規模なデジタル回路を IC の上にただちに実装して、あたかも専用の IC（ASIC） を作ってそれを自由に使うようなことが簡単にできるようになりました。ここで紹介するFMステレオ･チューナはそのFPGAにデジタル信号処理エンジンを実装して、気に入った放送局 1局専用のFMステレ
「FPGAの闇落ち」とルネサスのFPGA参入に思うこと
エレクトロニクス／組み込み業界の動向をウオッチする連載。今回は、2021年11月の動向から、RISC-V Days Tokyo 2021 Autumnで慶応大学の天野英晴教授が語った「FPGAの闇落ち」と、昨今のFPGA事情についてお届けする。 2021年11月18～20日にかけて、RISC-V Days Tokyo 2021 Autumnが開催された。初日のみはオンサイト＋オンライン、2～3日目はオンラインのみの開催であり、既にプレゼンテーション・録画とも公開されているので、興味ある方はご覧いただければと思う。 そのRISC-V Days Tokyo 2021 Autumnの初っ端の基調講演で登壇した慶応大学の天野英晴教授のスライドがこちら(図1)。そしていきなり飛び出してきた言葉が「FPGAの闇落ち」である。
「量子理論の副産物に過ぎなかった」──東芝の「量子コンピュータより速いアルゴリズム」誕生秘話
「量子理論の副産物に過ぎなかった」──東芝の「量子コンピュータより速いアルゴリズム」誕生秘話：「量子コンピュータとは何か」を問う“新たな壁”（1/5 ページ） 今、量子コンピュータの一種である「量子アニーリングマシン」で高速に解けるとされる「組合せ最適化問題」をより速く・大規模に解くべく、各社がしのぎを削っている。 米Googleと米航空宇宙局（NASA）が2015年に「従来のコンピュータより1億倍速い」と評した量子アニーラ「D-Wave」を作るカナダD-Wave Systems、量子アニーリングを模したアルゴリズムをデジタル回路上に再現する富士通と日立、光を用いて解く「コヒーレント・イジングマシン」を作るNTTの研究グループなどだ。IBMなどが作る「量子ゲート方式」の量子コンピュータを用いた組合せ最適化計算の研究も盛んだ。 各社が組合せ最適化計算に取り組むのは、これを高速に解けると交通渋
これからの時代、少量カスタムで大量種類のチップを設計する方法とは (UCBの論文を読む) - FPGA開発日記
UCB(University of California, Berkeley)の論文を教えてもらい、読んでみることにした(実際には大量にGoogle翻訳した)。 この論文は"Generating the Next Wave of Custom Silicon"という論文である。 著者から分かる通り、RISC-VとChiselの思いっきり関係者である。 Generating the Next Wave of Custom Silicon Borivoje Nikolić, Elad Alon, Krste Asanović, Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, USA https://ieeexplore.ieee.org/xpl/mostRecentIss
ハード素人が32bit CPUをFPGAで自作して動かすまで読んだ本のまとめ - スティルハウスの書庫の書庫
男子たるもの一度は自分でCPUを作ってみたいものだけど、ICでLEDをピカピカさせた程度の経験しかないハード素人な俺だったので、CPUを自作してる東大生などを遠くから見て憧れてるだけだった。しかしおよそ一年前のこと、「MIPSなんて簡単に作れますよ！」とKさん（←FPGAでLispマシンを自作するような人）に言われて、お、おぅ。。そりゃKさんはそうでしょうよ。。あれ、もしかして俺にもできるかな。。？ と思った。この一言がなければ32bitのCPUを自作しようなんて考えなかっただろう。 それから一年ちょい、とくに今年の正月休みやFPGA温泉でがっつりがんばって、なんとかMIPS Iサブセットの自作CPUが動いた。これはフィボナッチを計算してるところ。 ちなみに、これはこんな感じのフィボナッチのコードをCで書いて、 void main() { int i, *r = (int *)0x7f00
IntelとARMはなぜ協業したか - 今後のモバイル向けプロセッサへの影響は?
既報の通りIntelは16日(太平洋時間)に、IDF 2016 SanFranciscoの開催に合わせて、Zana A. Ball氏(VP, Technology and Manufacturing Group, Co-GM, Intel Custom Foundry)が10nm世代のFoundry ServiceでARMのProcessor IPとArtisan Physical IPを提供することを発表した。 また、ARMも同日にWill Abbey氏(General Manager, ARM Physical Design Group)がやはりARMとIntelのコラボレーションについて発表を行っている。この詳細について少しご紹介したい。 IntelとARM、協業の背景 まずはっきりしているのは、この発表はIntelがARM陣営に与したとか、Atomを捨ててARMにしたとかいう話では
Intelが買収するAltera、GPUに“宣戦布告”の新FPGA発表
米Altera社は、2015年末にサンプル出荷を予定している同社のハイエンドFPGA「Stratix 10」の詳細を発表した。Stratix 10は、2015年6月1日（米国時間）に同社の買収を発表した米Intel社がファウンドリーとして14nm世代で製造するFPGAである。 Stratix 10は以前から概要については公表していたが、デバイスのラインナップなど詳細を明らかにするのは今回が初めてだ。2015年第4四半期にサンプル出荷を予定する。 Stratix 10は、FPGAファブリックのアーキテクチャーを改善したことで、同社の従来品「Stratix V」と比べて約2倍の性能を実現する。ロジックエレメント（LE）内だけでなく、LE外部の配線部にも数百万個のレジスターを設けることで、パイプラインを細かく区切れるようにし、ユーザーロジックの種類によっては最大900MHzほどで動作できるように
マイクロソフトはどうやってBingをFPGAで実装したか - Qiita
ドワンゴがニコ動の画像配信向けにFPGAエンジニアを募集したり、マイクロソフトはBingをFPGA実装したり、Baiduもディープラーニングの高速化にFPGAを導入したりと、なんだか世の中急にハードウェアくさくなってきた。IoTとは違う意味で。 金融分野ではすでにCPUでは遅すぎてFPGAによるナノ秒単位の株取引が行われているって記事を書いたのは2年前だけど、ここ数年はIntelのCPUのクロックもあまり上がらなくなってきたし、Fusion-ioやNetezzaといった大手御用達のハイエンド鬼速ストレージも、フタを開ければ中身はすでにFPGAに移行済み。IBMが最近出したData Engine for NoSQLという製品ではPOWER8プロセッサにFPGAを直付けしてRedisを高速化したり。いよいよデータセンターにも、先の見えないCPUに代わってFPGAやGPUを導入する波が押し寄せつ
激速インフラ作るネット企業の秘密基地に潜入
「ガレージで一風変わったものを開発している」――。 そんなネット企業があると聞き、先日、その「秘密基地」にお邪魔してきた。 何でも通常の開発オフィスとは別に、「ガレージ」風の特別な開発拠点を設け、そこで大量データを瞬時にさばく“激速インフラ”を実現するための先端開発をしているのだという。 「ガレージで先端開発」なんて、まるでシリコンバレーの会社みたいである。興味をそそられた筆者は早速、取材を申し入れ、3月某日、そのガレージに潜入してきた。今回はその様子をリポートする。 さて、お邪魔したのは、マイクロアドという企業である。 アドテクノロジーにお詳しい読者の方であれば、「RTB（リアルタイム・ビッディング）」という言葉を聞いたことがあるかもしれない。RTBというのはその言葉通り、ネット上に表示するデジタル広告を、コンピュータ同士で超高速に自動入札するものだ。マイクロアドは、このRTB向けのプラ
プログラマブル・ロジックを使ったVCO
可変周波数の発振器を構成する方法として、NORゲートを2個用いたRC発振回路を考案した。この回路による可変周波数範囲は広い。 VCO（電圧制御発振器）はアナログ回路である。デジタル・プログラマブル・チップのライブラリーには含まれていない。信号の同期やクロックの逓倍でVCOが欲しいときには、ANDゲートやNANDゲートなどの標準論理機能を利用する必要がある。 可変周波数の発振器を構成する方法はいくつかある。例えば、バラクター・ダイオードを用いることによって周波数を変えられる。ただしこのダイオードは、電圧変化に対する周波数変化が小さい。従って、1個のインバーターと複数のコンデンサーで構成される一般的なピアース（Pierce）発振器では使いづらい。 別の案としてシュミット・トリガー・インバーターと、可変の充電抵抗を利用する方法がある。これは動作はするものの、ヒステリシスのばらつきが大きい。また、
Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷
Intelの14nmプロセス技術を用いた「Stratix 10」を発表、年内にテストチップ出荷：アルテラ Stratix 10/Arria 10（1/2 ページ） アルテラは次世代FPGA「Generation 10」として、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロセスを用いたミッドレンジ製品「Arria 10」を発表した。Stratix 10は、現行のStratix Vに比べて性能が2倍となる。 Alteraは2013年6月10日（米国時間）、次世代FPGA「Generation 10 FPGA＆SoC（System on Chip）」の概要を発表した。Generation 10として今回発表したのは、Intelの14nmトライゲートプロセスで製造するハイエンド製品「Stratix 10」と、TSMCの20nmプロ
受動部品、ディスクリートを削減する超低価格FPGAなどで日本市場を狙うシレゴテクノロジー
北米を中心に大きく売上げを伸ばすファブレス半導体メーカーのシレゴテクノロジーが日本に本格上陸した。シリコンタイミングデバイスや、複数のディスクリート/受動部品をワンチップに集積する目的の超低価格FPGAなど独自色の強い製品展開で成功しているビジネスモデルで日本での顧客獲得を目指す。 2001年に設立したシレゴテクノロジーは右肩上がりの成長を遂げている。本格的に製品を投入し、「実質的な創業時期」（マーケティング担当バイスプレジデントのJohn McDonald氏）という2007～2008年以降の成長は特に目覚ましい。2009年当時の製品出荷数は1000万個程度だったが、2012年の年間出荷数は2億6900万個とわずか3年間で20倍以上の成長を遂げた。2013年も2012年比2倍近い年間5億個に迫る製品出荷を見込む。 成長を支えるのは、独自性の強い製品展開だ。シレゴテクノロジーは現在、4つの製
もうかる通信機器はFPGAでこそ実現できる、国内メーカーの海外展開に期待
もうかる通信機器はFPGAでこそ実現できる、国内メーカーの海外展開に期待：ザイリンクス 代表取締役社長 サム・ローガン氏 大手FPGAベンダーであるXilinxは、最先端の半導体製造プロセスを用いた製品開発に意欲的なことで知られている。同社は、TSMCの20nmプロセスを用いた次世代品を、2013年10～12月期にサンプル供給する方針を既に明らかにしている。日本法人のザイリンクスで社長を務めるサム・ローガン氏に、通信機器におけるASIC／ASSPからFPGAへの置き換えの進展や、競合のAlteraが発表したIntelの14nmプロセス採用に対する見解などについて聞いた。 半導体の進化は、常に製造プロセスの微細化によってけん引されてきた。現時点では、製造プロセスの微細化で先行するIntelが22nmプロセスを用いたCPUを量産する一方で、TSMCなどのファウンドリで生産される28nmプロセス
Tabulaが100Gbps通信機器向けの3次元PLDを投入、Intelの22nmプロセスで製造
Tabulaが100Gbps通信機器向けの3次元PLDを投入、Intelの22nmプロセスで製造：プログラマブルロジック FPGA TabulaのFPGA「ABAX2P1 3PLD（Programmable Logic Device）」は、100ギガビット/秒（Gbps）クラスの信号を扱う通信機器などに向けたFPGAである。チップ上の2次元平面に「時間」の次元を加えた、独自の3次元PLD技術を採用しており、Intelの22nmプロセスで製造される。 米国の新興FPGAベンダーであるTabula（タブラ）は2013年3月26日（米国時間）、100ギガビット/秒（Gbps）クラスの信号を扱う通信機器などに向けたFPGA「ABAX2P1 3PLD（Programmable Logic Device）」を発表した。このFPGAは、Intelが開発した3次元ゲート（Tri-Gate）構造のトランジス
PCI Ex 3.0に対応、10.3Gビット/秒のレーンを複数搭載できるPHY IPコアをSynopsysが発売
米Synopsys社は、1.25G～10.3Gビットのデータ転送レーンを複数搭載できるPHY IPコア「DesignWare Enterprise 10G PHY IP」を発表した。ブレード・サーバや交換機、ルーターなどの高性能な通信/コンピューティング機器に搭載される大型のバックプレーンに向けた製品である。
FPGAにステートマシンを実装する、アーキテクチャと実装手法の選択が要諦
FPGAにステートマシンを実装する、アーキテクチャと実装手法の選択が要諦：プログラマブルロジック FPGA（1/2 ページ） FPGAに搭載するカスタム回路は、状態マシン（ステートマシン）を基盤にして開発するケースが少なくない。そのステートマシンを実装する際に、正しいアーキテクチャと適切な実装手法を選択すれば、最適なソリューションを実現できる。 FPGAの用途の1つに、簡単な通信プロトコルを実行するといったシーケンス制御がある。シーケンス制御の実装には、状態マシン（ステートマシン）を活用する手法が最適だ。 ステートマシンとは、有限な数の状態（ステート）の間を行き来するタイプの論理回路で、同時に複数の状態を取ることはできず、任意の時点で必ずある1つの状態を取る。そしてトリガー信号を受けると、ある状態から別の状態に遷移する。 ステートマシンには、ムーア（Moore）型とミーリー（Mealy）型
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
ADALM2000(2) ＜開けてみた＞ - Yoshiのブログ
マイコン・ユーザーのための、 FPGA設計ガイド ～ステップ・バイ・ステップでFPGAにトライ！～
Tabula、22nm世代のFPGAを搭載した100G Ethernet向け開発ボードを提供