20140628_jaws-ug_クラウド女子会_HPC科あゆみ先生 #jawsug
2014年6月28日開催 第9回 JAWS-UG クラウド女子会での発表資料です。Read less
HPC性能が大幅に強化されたHaswell(前編) -各コアに256bit長のFMAを2個装備
IDF 2012で、2013年に登場と見られるIntelの次世代プロセサ「Haswell」のアーキテクチャが発表された。Haswellのアーキテクチャ全般については大原雄介氏の記事を参照戴くのが分かり易いと思うが、それを補足する意味で、HPC(High Performance Computing)向けの強化ポイントについて詳細に見て行きたい。 Haswellで一番目に付くのは、各コアに256bit長(64bit×4)のFMA演算器を2個装備し、1サイクルに倍精度の浮動小数点演算を16回実行できるようにした点である。また、32bitの単精度浮動小数点なら32回の演算を実行できる。 「京」スパコンに使われている「SPARC64 VIIIfx」とその後継の「SPARC64 IXfx」のコアは8演算、2012年6月にTop500 1位となった「Sequoia」に使われている「BlueGene/Q(
30. 並列計算機のプログラミングモデル (2006/10/1)
30. 並列計算機のプログラミングモデル (2006/10/1) すでに何度も繰り返したように、現在スーパーコンピューターといえるような 速い計算機を作るには、なんらかの方法で並列処理する計算機を作るしかあり ません。歴史的には、並列計算機には色々な種類がありますが、使い方、つま りソフトウェアの観点から重要なものは分散メモリか共有メモリか、というも のです。 分散メモリの計算機とは、要するに普通の PC をイーサネットでつないだよう なもののことです。これをどうやって使うかというと、普通は MPI のような いわゆるメッセージパッシングによるプログラミングモデルで使うことになり ます。 メッセージパッシングというのはどういうモデルかというと、なんということ はなくてそれぞれの計算機ではバラバラにプログラムが勝手に走っていて、メ モリ空間も自分のメモリしか見えないのですが、番号を指定して他
高並列計算アクセラレータ Intel Xeon Phi Coprocessor 5110P Board
Xeon Phi Coprocessor E5110P Intel MIC 60コアにより1,011GFLOPSの浮動小数点演算理論性能を実現 8GBのGDDR5メモリを320GB/sで高速接続 PCI Express x16でホストサーバと接続 ２基のXeon Phiを搭載することで2TFLOPSのHPCサーバを実現 FDR InfiniBand接続によりメニーコア機のネットワーク並列処理機を実現 Intel Xeonとはプログラミング・モデルと開発環境を共通化 高信頼のHPC ProServerシリーズとセットで提供 管理サーバや開発環境などを含めたシステムインテグレーションを提供 3年間の当日オンサイト保守と技術支援を提供 高並列計算アクセラレータ Intel Xeon Phi Coprocessor 5110P Board Intel Xeon Phi Copro
高性能コンピューティングは新たな時代へ 解析業務の効率UP、ビッグデータの分析でも効果発揮
富士通は2013年5月16日〜17日に東京国際フォーラムにて「富士通フォーラム2013」を開催し、最新のICT技術やソリューションを広くお披露目した。同フォーラムではさまざまなセミナーが開催されたが、なかでも人気の高かったセミナーのひとつが高性能コンピューティングの最新動向を紹介した「進化するHPCプラットフォーム／活用のポイント」である。講師を務めた富士通研究所の成瀬 彰氏は、「HPCの計算コストはゼロに近づいており、深く考えず、まずHPCシステムで計算させてから意思決定をした方が、手っ取り早い時代が来ている」と述べ、各種HPCプラットフォームの特徴や、ビッグデータ解析への応用など新たなトレンドを紹介した。 最初に成瀬氏は、「進化するHPC環境」として、応用の裾野が拡大しつつあるHPCプラットフォームの現状とそれぞれの特徴を紹介した。 取り上げたHPCプラットフォームは、スーパーコンピュ
インテル® Xeon Phi™ コプロセッサー向け OpenCL* アプリケーションの設計とプログラミング・ガイド | iSUS
この記事は、インテル® デベロッパー・ゾーンに掲載されている「OpenCL* Design and Programming Guide for the Intel® Xeon Phi™ Coprocessor」の日本語参考訳です。 本記事の PDF 版はこちらからダウンロードできます。 概要 この記事は、インテル® Xeon Phi™ コプロセッサー向けのハイパフォーマンス OpenCL* アプリケーションを開発するための設計とコーディング・ガイドです。インテル® Xeon Phi™ コプロセッサーのアーキテクチャーおよびマイクロアーキテクチャーを紹介した後、OpenCL* 構造を効率良く利用してインテル® Xeon Phi™ コプロセッサーのハードウェアを活用する方法を説明します。パフォーマンス・アプリケーションではハードウェアの並列性を利用することが不可欠であるため、ここではインテル®
117. HPC用プロセッサの近未来(2013/7/13)
117. HPC用プロセッサの近未来(2013/7/13) 過去40年間のマイクロプロセッサの進化が、基本的にはハイエンドのメインフ レームやスーパーコンピューターの進化を後追いするものであったことは 26 で述べました。大雑把にいって、 1993年の Intel Pentium (ないしは、1989年の Intel 80860) で、完全にパイプライン化された浮動小 数点演算器を実現していて、これが 1976 年の Cray-1 に相当します。但し、 90年代初期から 26 を書いた2006年までのほぼ15年間の進化は、 ベクトルマシンの1976 年からの15年間の進化とは大きく違った、ということ も述べました。ベクトル機のクロック速度は15年間に数倍にしかならなかった のに対して、マイクロプロセッサのクロックは 75 倍にもなったからです。 大雑把にいって、この間にトランジスタ数は 5
ビッグデータを変える！Xeon Phi搭載サーバーの可能性 (1/3)
既存のデータ解析とビッグデータの大きな差である処理速度や解像度。このギャップを埋めるには、既存のサーバーアーキテクチャでは難しい。インテルのXeon Phiを搭載したNECのメニーコアサーバーは果たしてどれだけの実力を持っているのか？ 最大520スレッドを1Uで実現するビッグデータサーバー 前回説明したのは、「もっと大容量に、より高速に」という要件を満たすデータセンターの重要性だ。スマートデバイスやソーシャルメディアの普及、クラウドへのデータの集約化、多種多様なデータをビジネスで積極的に活用するビッグデータの台頭など、現在起こっているあらゆるトレンドが、データ量の爆発的な増大を誘発している。さらに、データが膨大になっていくということは、データの容量だけではなく、おのずと処理能力が必要になるということだ。つまり、これからのデータセンターは、今までに比べて桁違いのキャパシティと処理能力を有した
インテル® Xeon Phi™の検証結果 | HPCシステムズはすべての研究開発者に計算力を提供します。
Phiは1GHz 200コア(物理50コア × Hyper Threading 4スレッド)サーバと覚えます。 つまり、このボードの中に、1GHzで動作するCPUを200コア搭載したLinuxサーバがある、と考えてください。大雑把ですが、それで実体をほぼあらわしています。 評価結果を端的に述べますと、Phiには有望３割、失望７割を感じました。詳細を説明いたします。まずは有望なデータから。 2012年現在、インテルのCPU E5-2600シリーズの１ノードとNVIDIAのTesla M2090の1枚は、単精度行列積の性能が674Gflops程度となっています。ベンチマークページ そんな中、Phiは１枚で1290Gflops（従来比ほぼ２倍）の実効性能を達成しました！これは潜在的に強力な浮動小数点数演算性能を有していることをアピールしています。 また、Phiは「従来のIAアーキテクチャのアプリ
Intelコンパイラはここがスゴい、Xeon Phiで自動オフロード
「Intel Parallel Studio XE」が「2013 SP1」にバージョンアップした。プラグマを1行書くだけでXeon Phiや、第3世代Coreプロセッサ以降のCPUが備える統合GPUで演算処理を実行するコードを生成する機能を備えた。 米Intelが開発し、エクセルソフトが販売するx86プロセッサ向けソフトウェア開発ツール「Intel Parallel Studio XE」が「2013 SP1」にバージョンアップした。それに含まれるC／C++コンパイラの「Intel C++ Composer」はバージョン14になり、C++11規格やOpenMP 4.0への対応のほか、並列処理を高速実行する機能が追加された。具体的には、Xeon Phiや、第3世代Coreプロセッサ（開発コード名「Ivy Bridge」）以降のCPUが備える統合GPU「Intel HD Graphics」で演算
JP Morgan Chaseがデリバティブ専用スパコンをFPGAで作った話 #fpgax - スティルハウスの書庫の書庫
金融系でFPGAというとHFTへの応用が知られてるけど、この事例はリアルタイムトレードの話ではない。金融業務で必要とされるバッチ処理やHPC（High Performance Computing）でもFPGAが本格的に使われ始めてるという話だ。 元ネタは、2011年にJP Morgan Chaseの人がスタンフォード大学で講演した内容。このビデオを見ていたらとっっっても面白かったので、 #fpgax 第3回で使う資料として要点を訳し、俺のコメントや補足を追加してみた。 http://www.youtube.com/watch?v=9NqX1ETADn0 （スライドはこちら） なお、FPGAも金融も素人なので、勘違いや誤訳があるかもしれない。FPGAとは何かよく知らない人はこちらをどうぞ。 リーマン・ショック対策のスパコン開発 JP Morgan Chaseは、社債やモーゲージ（不動産を担保
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
A Simple Introduction to Superscalar, Out-of-Order Processors
Windows Azure の中でも動いている InfiniBand って何?
Java 7 ソケット・ダイレクト・プロトコル - 一度書けば、どこでも実行できる、ある場所では驚くほどに
2009/12/10 GPUコンピューティングの現状とスーパーコンピューティングの未来
サービス終了のお知らせ
5. 何故スーパーコンピューターは売れなくなったか (2005/12/13)
68. x86 プロセッサの将来 (2009/2/28)
95. x86 プロセッサの将来と HPC 用プロセッサ (2011/2/20)
【後藤弘茂のWeekly海外ニュース】 Intelが60コアのメニイコア「Xeon Phi」を正式発表