エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
ニュースリリース (2017-02-22):64層積層プロセスを用いた512ギガビット3次元フラッシュメモリ「BiCS FLASH™」のサンプル出荷について | ニュース | 東芝
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
ニュースリリース (2017-02-22):64層積層プロセスを用いた512ギガビット3次元フラッシュメモリ「BiCS FLASH™」のサンプル出荷について | ニュース | 東芝
当社は、64層積層プロセスを用いた512ギガビット(64ギガバイト)で3ビット/セル(TLC)の3次元フラッ... 当社は、64層積層プロセスを用いた512ギガビット(64ギガバイト)で3ビット/セル(TLC)の3次元フラッシュメモリ「BiCS FLASHTM」注1のサンプル出荷を2月上旬に開始しました。データセンター向け大容量SSDやPC向けSSDを中心に市場のニーズに合わせて展開し、2017年後半の量産開始を予定しています。 また、512ギガビットのチップをひとつのパッケージ内に16段積層することにより、業界最大容量注2の1テラバイトを実現するパッケージ製品を2017年4月からサンプル出荷する予定です。 本製品は、回路技術やプロセスを最適化することでチップサイズを小型化し、48層積層プロセスを用いた256ギガビットのBiCS FLASHTMと比べて単位面積あたりのメモリ容量を約1.65倍に大容量化しました。1枚のシリコンウェハーから生産されるメモリ容量を増やすことで、ビットあたりのコスト削減を実現し