エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
45ナノメートル以降のプロセス技術をひもとく──マーク・ボーア氏基調講演
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
45ナノメートル以降のプロセス技術をひもとく──マーク・ボーア氏基調講演
45ナノメートル以降のプロセス技術をひもとく──マーク・ボーア氏基調講演:Intel Developers Forum 北京... 45ナノメートル以降のプロセス技術をひもとく──マーク・ボーア氏基調講演:Intel Developers Forum 北京 現行の65ナノメートルは最高の歩留まりを実現 ボーア氏によると、Intelは研究・開発・量産の3ステップで2年おきにムーアの法則に従ってプロセスサイズを縮小し続けており、現在では65ナノメートルの製造、45ナノメートルの開発、32/22ナノメートルの研究が行われているという。同社のFabのほとんどが米国に集中しているが、IDFでは2010年に大連で稼働予定のFab 68を紹介し、さらにはアセンブリ/テスト拠点は成都、上海をはじめとする中国各都市や東南アジアを中心に展開するだけでなく、北京大学、精華大学、復旦大学など40以上の学術機関と共同研究を行っているとして、同社と中国との結びつきを強調した。 Intelの製造ステップは研究・開発・量産の3段階があり、それらが平行