Chiselを使ってCPU の検索結果 - FPGA開発日記Chiselを使って、非常にシンプルなCPUを作ってみるプロジェクト。5ステージまで拡張したので、次はフォワーディングパスを追加して正常に演算を実行できるようにする。 github.com ALUのフォワーディングパスは、 WBステージ → EXステージ MEMステージ → EXステージ EXステージ → EXステージ の3種類のフォワードパスを追加して、書き込み先アドレスと使用アドレスが同一ならば、フォワードするようにする。 Verilogと書き方は全く同じだ。 minic…
SNES on FPGA ∵スーファミ開発のメモランダム∴
SNES on FPGAスーファミ開発のメモランダム DE2-115 FPGA board (1 chip SNES) スーファミは遊ぶためのもので、開発するためのものではありません。 SFC、つまりスーファミをFPGAで自作した、というお話。 ファミコンの時代、当時としては高い性能だったがそれ以上に実現できなかったクリエイターたちの世界が、 スーファミの時代になり少しずつ実現しつつあった（それはもうICが火を噴かんがごとく）。 デザイナー、バトルプログラマ、ドッター、サウンドプログラマ… 彼らの歴史の中で紡がれてきたものはなんだったのか。 スーファミ互換機の製作。それはスーファミにおいて最後のゲームとなる。 ▼ 開発環境 ハードウェア記述言語 SFL+、VerilogHDL、VHDL 使用FPGAボード Terasic DE1 2005～ Altera CycloneII 約18,000
HDL Coder
HDL Coder は、MATLAB 関数、Simulink モデル、および Stateflow チャートから移植や論理合成が可能な Verilog® および VHDL® コードを生成し、FPGA、SoC、および ASIC 向けの高位設計を可能にします。生成された HDL コードは、FPGA プログラミング、ASIC プロトタイピング、および量産設計に使用できます。 HDL Coder は、AMD®、Intel®、Microchip ボードでの生成されたコードのプロトタイピングを自動化し、ASIC および FPGA ワークフロー用の IP コアを生成するワークフロー アドバイザーを備えています。合成前に、速度および面積の最適化、クリティカルパスの強調表示、リソース使用量の推定の生成を行うことができます。HDL Coder は、Simulink モデルと生成された Verilog や VHD
GitHub - gdevic/A-Z80: An implementation of the Z80 CPU for Altera, Xilinx and Lattice FPGAs
A-Z80 A conceptual implementation of the Z80 CPU ------------------------------------------ for Altera, Xilinx and Lattice FPGAs This project is described in more details at https://baltazarstudios.com For additional information, read 'Quick Start' and 'Users Guide' documents in the 'docs' folder. Also read a 'readme.txt' file in each of the folders. Prerequisites ============= * Altera Quartus an
Z80を作ろう －其の壱－ 能書きとか資料収集とか
・Z80命令表 ・命令セットの説明 ＜ 不完全版です、多分未だ「沢山の」間違いがあるでしょう。（ｗ 欲しいという物好きな方は、右クリックで保存して下さい。 Z80の基礎となっている8080のコード一覧は以下の通り。 ・8080命令表 よく見ると、Z80が8080に色々と付け足したCPUであることが解ります。 上の命令表は検索エンジンで色々なサイトをごそごそと検索して出てきた資料を再編集した物です。 なんだがゴチャゴチャとしていて解りにくいですね。（ｗ ・1.MSX.MS このサイトにあったコード一覧が非常に役立ちました。（CPUコード） CPU コード一覧（コード索引） CPU コード一覧（ニーモニック索引） ・2.復刻・懐古庵 Z80の系譜について書かれたページがあります。（μＰＤ７８０余多話） 特に以下のCPU別命令セット表がZ80の動作を理解する上で非常に役立ちました。 ・μPD78
Z80作成日記をみて思ったことをつらつらと - ぱたへね
DE0で8bit CPUのデコーダを動かす1を見てなんとなく思ったことを書いてみます。 単に僕だったらこう書くなぁというだけで、こうした方が良いという話では無いです。 デコーダから信号を切りだそう。 ぱっとみて思ったのがalways @(code) begin〜endまでが長くて、最初は良いんだけど、途中で命令入れ替えたり、追加したりしていったら、僕なら間違えるだろうなと感じました。 まずは、独立してそうな信号op_dwに注目し切り出してみました。Verilogのソースを追いながら、命令とop_dwの関係をExcelにまとめるとこんな感じに。 オレンジが1、青が0です。色が不健康に見えるのは僕が今時のExcelの使い方をよく分かって無いからです。 この表を見ながらop_dwの部分だけmoduleにしました。 module decoder_dw( input [7:0] code, outp
Home
A modern, functional, hardware description language Clash is a functional hardware description language that borrows both its syntax and semantics from the functional programming language Haskell. It provides a familiar structural design approach to both combinational and synchronous sequential circuits. The Clash compiler transforms these high-level descriptions to low-level synthesizable VHDL, V
GitHub - SpinalHDL/SpinalHDL: Scala based HDL
SpinalHDL is: A language to describe digital hardware Compatible with EDA tools, as it generates VHDL/Verilog files Much more powerful than VHDL, Verilog, and SystemVerilog in its syntax and features Much less verbose than VHDL, Verilog, and SystemVerilog Not an HLS, nor based on the event-driven paradigm Only generates what you asked it in a one-to-one way (no black-magic, no black box) Not intro
GitHub - VectorBlox/orca: RISC-V by VectorBlox
Vectorblox ORCA ORCA is an implementation of RISC-V. It is intended to target FPGAs and can be configured as either RV32I a RV32IM core. ORCA can be used as a standalone processor, but was built to be a host to Vectorblox's proprietary Lightweight Vector Extensions (LVE) or full-fledged Matrix processor MXP. It has optional AXI3/4 instruction and data caches, a separate AXI4-Lite interface for unc
Python Hardware Processor
Running a very small subset of python on an FPGA is possible with pyCPU. The Python Hardware Processsor (pyCPU) is a implementation of a Hardware CPU in Myhdl. The CPU can directly execute something very similar to python bytecode (but only a very restricted instruction set). The Programcode for the CPU can therefore be written directly in python (very restricted parts of python). This code is th
Welcome to MyHDL [MyHDL]
Design hardware with Python MyHDL turns Python into a hardware description and verification language, providing hardware engineers with the power of the Python ecosystem. Integrates seamlessly MyHDL designs can be converted to Verilog or VHDL automatically, and implemented using a standard tool flow. Silicon proven Many MyHDL designs have been implemented in ASICs and FPGAs, including some high vo
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
GitHub - rgwan/bapi-rv32i: A extremely size-optimized RV32I soft processor for FPGA.
Symbiotic EDA – tools to make digital designers more productive
GitHub - janestreet/hardcaml: Hardcaml is an OCaml library for designing hardware.
GitHub - alangarf/apple-one: An attempt at a small Verilog implementation of the original Apple 1 on an FPGA
Amazon.co.jp: Verilog HDLによるシステム開発と設計: 高橋隆一: 本
Amazon.co.jp: LSI設計の基本RTL設計スタイルガイド Verilog H: 本
Overview :: AVR Core :: OpenCores
GitHub - alfikpl/ao68000: The OpenCores ao68000 IP Core is a Motorola MC68000 binary compatible processor.
GitHub - cseed/cynth: a simple C-to-Verilog compiler