HDL Coder

HDL Coder は、MATLAB 関数、Simulink モデル、および Stateflow チャートから移植や論理合成が可能な Verilog® および VHDL® コードを生成し、FPGA、SoC、および ASIC 向けの高位設計を可能にします。生成された HDL コードは、FPGA プログラミング、ASIC プロトタイピング、および量産設計に使用できます。 HDL Coder は、AMD®、Intel®、Microchip ボードでの生成されたコードのプロトタイピングを自動化し、ASIC および FPGA ワークフロー用の IP コアを生成するワークフロー アドバイザーを備えています。合成前に、速度および面積の最適化、クリティカルパスの強調表示、リソース使用量の推定の生成を行うことができます。HDL Coder は、Simulink モデルと生成された Verilog や VHD

[masterq]

なんとー