東京大学の柴田憲治特任講師と平川一彦教授らは、コンピューターの消費電力を現在の1万分の1以下にできる技術を開発した。電子を1個だけ動かせる素子を試作し、実用的な低電圧で操作した。2020年を目標に演算素子の試作を目指す。試作したのは電子1個で演算やデータを記憶する単一電子トランジスタと呼ぶ素子。電子が大量に集まった川のような電流で制御していた素子を電子1個だけで制御できれば、消費電
![コンピューター消費電力、1万分の1以下に 東大 - 日本経済新聞](https://cdn-ak-scissors.b.st-hatena.com/image/square/0e3c5e614e8acdad43d69cde8f3e93836e869a85/height=288;version=1;width=512/https%3A%2F%2Fwww.nikkei.com%2F.resources%2Fk-components%2Frectangle.rev-d54ea30.png)
東京大学の柴田憲治特任講師と平川一彦教授らは、コンピューターの消費電力を現在の1万分の1以下にできる技術を開発した。電子を1個だけ動かせる素子を試作し、実用的な低電圧で操作した。2020年を目標に演算素子の試作を目指す。試作したのは電子1個で演算やデータを記憶する単一電子トランジスタと呼ぶ素子。電子が大量に集まった川のような電流で制御していた素子を電子1個だけで制御できれば、消費電
とあるツイートから知ったiHDLというキーワード。 どうやら、インテルの内部HDLのこと。 Google君に聞いてみたら、とある論文を見つけたので、 読みながら、ツイートしました。 ツイート内容に間違えがあるかもしれないので、 続きを読む
ドコモ・富士通・NECら4社が合弁、通信モデム機能搭載の半導体を開発・販売へ(追加情報あり):ビジネスニュース 企業動向 通信機器向けモデム機能を備えた半導体製品(いわゆる通信プラットフォーム)などの開発・販売を手掛ける合弁会社設立について合意し、合弁契約を締結した。富士通が新会社「アクセスネットワークテクノロジ株式会社」を設立。NTTドコモとNEC、富士通セミコンダクターが出資し、8月中に合弁事業を開始する予定である。 富士通とNTTドコモ、NEC、富士通セミコンダクターの4社は、スマートフォン向けの通信モデム機能を集積する半導体製品の開発・販売を手掛ける合弁会社設立について合意し、合弁契約を締結した。4社が2012年8月1日に発表した。 富士通が2012年8月1日付で「アクセスネットワークテクノロジ株式会社」を設立。その新会社に対し、2012年8月中にNTTドコモとNEC、富士通セミコ
Intelがファウンダリ事業を加速、22nmで新興FPGAベンダー2社目を獲得:プログラマブルロジック FPGA Intelは、FPGAの新興ベンダーであるTabulaの製品を、22nm世代の3次元構造のトライゲートトランジスタ技術を適用して製造する。この2社に関しては、2011年5月にファウンドリ契約を結んだという報道が流れており、このほどそれが公式に発表された形だ。 「3PLD(Programmable Logic Device)」と呼ぶ独自アーキテクチャのFPGAを手掛ける新興ベンダーのTabula(タブラ)は2012年2月21日(米国時間)、同社の3PLD製品をIntelが22nm世代の3次元構造のトライゲートトランジスタ技術を適用して製造すると発表した。Intelは2010年に、FPGAのもう1社の新興ベンダーであるAchronix Semiconductorとも22nm世代を適
Ex-AMD Engineer Explains Bulldozer Fiasco: Lack of Fine Tuning.(X-bit labs) AMDの8-core CPUである“Bulldozer”の性能は衝撃を与えるほど高性能・・・とはほど遠く、Intelの4-core CPUすら超えることができない有様だった。かつてAMDの技術者だった人物の話によると、長らくその登場が待たれ続けていた“Bulldozer”が遅れに遅れた挙げ句、性能が期待はずれだった背景には、AMDの採用した設計技術にあるという。この設計技術では性能をいじることができなかったのだという。 かつてAMDの技術者であったCliff A. Maier氏によると、AMDは性能に直結する様々な部位において人の手で設計するのをやめ、完全に自動ツールに頼るようになっていたという。このツールでは自動的に確立された技術を実装す
Technology@Intel Magazine 2006年 8月 1ページ 各種半導体技術を統合し、未来のテクノロジー世代の礎石となる CMOS トライゲート・トランジスター (日本語参考訳) インテル・シニア・フェロー Robert S. Chau 1 Technology@Intel Magazine 目次 (ページ番号をクリックすると、該当のセクションにジャンプします。) 2006年 8月 2ページ 各種半導体技術を統合し、未来のテクノロジー世代の礎石となる CMOS トライゲート・トランジスター............................................................................................................ 3 概要: 寄生リークを抑えながらトランジスターの高性能
インテル(Intel)が米カリフォルニア(California)州サンフランシスコ(San Francisco)で開いたトライゲートトランジスタについての記者発表で、22ナノメートルのシリコンウェハーを見せる同社のダディ・パルムッター(Dadi Perlmutter)副社長(2011年5月4日撮影)。(c)AFP/Getty Images/Justin Sullivan 【5月5日 AFP】米半導体大手インテル(Intel)は4日、トランジスタを立体的に集積した半導体を大量生産する方法を確立したと発表した。消費電力を抑えつつ処理能力を高められるという。 これまで半導体は、平屋の住宅を建ち並べるように平面的に集積されてきたが、新しい製造方法では3次元型トライゲートトランジスタを高層ビルを建てるように立体的に集積する。同社は2002年に初めてトライゲートトランジスタを公開していた。 同社は、5
2011年5月4日、Intelは次世代の22nmプロセスではトライゲート(Tri-gate)トランジスタを採用すると発表した。同Tri-gateトランジスタのプレゼン資料はIntelのWebサイト(注:リンク先はPDF)に公開されている。 これまでの一般的なMOSトランジスタは、図1のようにシリコン基板(Silicon Substrate)上に薄いゲート酸化膜(Gate Oxide)を挟んでゲート電極を設けるという平面構造であったが、今回のTri-gateトランジスタでは図2のように3次元構造に変わる。 図1 従来のプレナートランジスタ 図2 Intelのトライゲートトランジスタ Tri-gateトランジスタでは紙面奥行方向に延びているシリコンの薄い板(フィン)があり、それに直行するように少し厚めのゲートと書かれた板状の電極が設けられている。そして、ゲートとシリコンフィンの間には黄色で書か
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く