エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
my_FPGA_BOARD 10 (dvi_encの実装 1)
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
my_FPGA_BOARD 10 (dvi_encの実装 1)
FT2232HLの非同期FT245モードの動作確認はできたので、今度は趣向を変えて画像出力 (dvi_enc)をやってみ... FT2232HLの非同期FT245モードの動作確認はできたので、今度は趣向を変えて画像出力 (dvi_enc)をやってみることにした。 画面サイズはXGA (1024 x 768)を目指す。 my_FPGA_BOARDに搭載しているMachXO2はTMDSやCML信号出力をサポートしていないのでMachXO2がサポートしている出力レベルで出力し、これを外付け回路でTMDSにレベル変換する必要がある。 DVI I/Fは端的に言えばシリアルI/Fであり信号レートはドットクロックの10倍のレートになる。 XGAの場合はドットクロックが65MHzなので650Mbps (325MHz)である。 MachXO2のデータシートによると、このレートに対応できるのはLVDSのみであるので、LVDSで出力することにする。 システムアーキテクチャは以下のようにした。 まともに動作するか不安もあったので、フレ