エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
パッケージのサイズからは判別不能 「シリコン面積比率」が示す高密度実装
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
パッケージのサイズからは判別不能 「シリコン面積比率」が示す高密度実装
パッケージのサイズからは判別不能 「シリコン面積比率」が示す高密度実装:この10年で起こったこと、... パッケージのサイズからは判別不能 「シリコン面積比率」が示す高密度実装:この10年で起こったこと、次の10年で起こること(79)(1/3 ページ) 近年、半導体ではパッケージの高密度化が進んでいる。パッケージのサイズからは、搭載されているシリコンの“総面積”は分からない。今回は、2023年に登場した話題のプロセッサを、「パッケージ面積に対するシリコン面積の比率」という観点で見てみよう。 半導体の高集積化は微細化と高密度パッケージングの両輪で進んできた。ここ数年はHBM(広帯域メモリ)、チップレット、多層積層メモリなどが大きな話題になっている。1つのパッケージ内に複数のチップを入れる技術は古くから使われている技術で、MCM(Multi CHIP Memory:DRAMとNANDフラッシュメモリとコントローラーを1パッケージに搭載したもの)、MCP(Multi CHIP Package:プロセ