エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
Western DigitalのRISC-VコアSweRV-EH1 (4. テストベンチのコンパイル環境) - FPGA開発日記
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
Western DigitalのRISC-VコアSweRV-EH1 (4. テストベンチのコンパイル環境) - FPGA開発日記
Western DigitalからオリジナルのRISC-VコアSweRVがリリースされ、テストベンチが動かせるようになった... Western DigitalからオリジナルのRISC-VコアSweRVがリリースされ、テストベンチが動かせるようになった。 久しぶりに見てみると、アセンブリをコンパイルしてシミュレーションに使用する環境がマージされている。 テストには hello_world.s hello_world2.s が格納されていて、どちらもアセンブリ言語だ。C言語のシミュレーションはもう少し中身を解析しないといけないなあ。 使い方はこうだ。アセンブリファイルの場所を指定してmakeを実行すると、自動的にコンパイルされる。 make -f $RV_ROOT/tools/Makefile program.hex ASM_TEST=hello_world2 ASM_TEST_DIR=./testbench/asm/ verilator-run 最後に、以下のような結果が表示された。 Start of sim ---