IAR DevCon Tokyo 2019から見えたRISC-Vの現状と今後

現状のRISC-VベースMCUと将来 さて、IAR DevConでは実際にそのRISC-V(今回はIAR DevCon Evaluation boardではなく、SiFiveのHiFive 1を利用)を使ってのハンズオンも開催されたので、その内容を元にちょっとMCUとしての現状のRISC-Vをご紹介したいと思う。 そもそもRISC-V向けのソフトウェア開発環境としては、GitHubで色々公開されているほか、Andes Technologyが今年1月末にAndeSightというRISC-V向けIDEを無償公開するなど選択肢はいくつかあり、IAR EWRISC-Vは「初の商用開発環境」という扱いになるが、商用というだけにきちんとサポートが整った環境が提供される。以下、RISC-V一般の話とEWRISC-Vの話が混在するが、ちょっとまとめてご紹介したい。 まずは割り込み回り。現状RISC-Vその

[vcc]

“現状RISC-Vそのものは割り込みに関して割と寛容というか、どうにでもなる仕様で、実際はPLICがその管理を行う形になるが、これが標準化されているという訳ではない”