Intel TECHtour.MY(2) ペナン・キャンパスで見たIntelが注力する最先端パッケージへの取り組み

8月に開催された「Intel TECHtour. MY」の初日に公開されたのは、ペナン・キャンパス(図1、2)のPG7/PG8と呼ばれる2つの建物で構成されたPGAT(PenanG Assembly ＆ Test)と呼ばれる組立/検査施設と、パッケージング技術開発や製品のバリデーション(動作確認)開発のための「デザイン・開発ラボ(Design and Development Labs)」の2つの施設である。 図1 Intelペナン・キャンパスの入り口 (著者撮影) ちなみにいずれの場所も、写真撮影や携帯電話、筆記用具などの持ち込みは禁止であるので、以下に掲載する写真は断りのない限りIntelから提供されたものとなる。 図2 ペナン・キャンパスのクリーンルーム (提供:Intel) アセンブリ・テスト工程 ここでのアセンブリ・テスト工程は、タイル(チップレット)を基板に接着し、その上にヒート