エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
NECエレ、40nm DRAM混載システムLSIの詳細を説明
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
NECエレ、40nm DRAM混載システムLSIの詳細を説明
11月19日 発表 NECエレクトロニクス株式会社は19日、16日に発表した40nmプロセスによるDRAM混載システ... 11月19日 発表 NECエレクトロニクス株式会社は19日、16日に発表した40nmプロセスによるDRAM混載システムLSIの生産決定について、記者説明会を開催。同社 基盤技術開発本部長の桑田孝明氏が詳細を説明した。 同社のLSIのコンセプトについて、ベースラインのCMOSを用意し、DRAMなどのその他の要素を追加しても、ベースラインCMOSとそのライブラリを共通して利用できるということを特徴にしていると説明。今回開発したのは、40nmプロセス技術によるCMOSプロセスで、電源電圧(VDD)の違いにより2つのバリエーションを用意し、同時に40nmでのDRAMの混載も確立したという。 デジタルコンシューマ向けに最大800MHzの処理速度と低消費電力を両立した「UX8G」と、モバイル領域向けにリーク電流を抑えてより低消費電力とした「UX8L」を用意。電源電圧をそれぞれ0.9~1.0Vと1.1V