エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント1件
- 注目コメント
- 新着コメント
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
産総研:微細シリコンデバイスのための3次元応力解析シミュレーター
先端半導体デバイスでは、電子や正孔などのキャリアが流れるチャンネル領域に応力を積極的に加えて、キ... 先端半導体デバイスでは、電子や正孔などのキャリアが流れるチャンネル領域に応力を積極的に加えて、キャリアをより流れやすくし、高速化・高性能化が行われている。しかし、応力にばらつきがあるとトランジスタの性能にばらつきが生じるため動作電圧を十分に下げることができず、消費電力を抑えられない。そのため、デバイスの低消費電力化を実現するには、応力のばらつきを抑える必要がある。このような背景から、応力がデバイス性能に与える影響を評価し、さらに、デバイス構造と応力の関係を明らかにし、それらをデバイス構造の設計や製造プロセスに反映するために、デバイス内部の応力分布を高い空間分解能で評価できる手法が求められている。 産総研は、半導体MIRAIプロジェクトにおいて、顕微ラマン分光法を用いたSiデバイス中の局所応力分布計測技術の研究開発を行い、光の波長よりも短い100 nm以下の空間分解能で局所応力分布を評価でき
2012/09/13 リンク