エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
Verilog 入門
1.始めに 本文書では Verilog を用いてハードウエアを記述するために必要な 基礎を説明する。 とりあえ... 1.始めに 本文書では Verilog を用いてハードウエアを記述するために必要な 基礎を説明する。 とりあえず、なにがしかのハードウエアを記述し論理合成や テストを行えるようになることが目標である。Verilog の詳細な文法については規格書や各種参考書を見て欲しい。 2. Verilog の成り立ち Verilog は旧 Gateway Design Automation 社のシミュレータ専用言語であった。 この時点ではハードウェアを記述することを意図してはいたが、 そこから自動的な回路の合成を行う事までは行っていなかった。 しかし、これに論理合成ツールが加わることによって、HDL を用いて ハードウエアを記述し設計することが現実的になった。 このため大いに広まり、現在では IEEE の規格の一つになっている。 しかし、シミュレーション言語である Verilog を 論理合成を前提とし