エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
マス男の FPGA 基板製作2 『ダンピング抵抗とオ-バ-シュ-ト』 - 半導体事業 - マクニカ
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
マス男の FPGA 基板製作2 『ダンピング抵抗とオ-バ-シュ-ト』 - 半導体事業 - マクニカ
こんにちは、マス男です。 前回コラム「マス男の FPGA 基板製作1」では、クロック信号のオーバーシュー... こんにちは、マス男です。 前回コラム「マス男の FPGA 基板製作1」では、クロック信号のオーバーシュートが絶対最大定格の電圧値を超えていることが発覚しました。 先輩社員に相談したところ、ダンピング抵抗を取り付けたらオーバーシュートを抑制することが出来るとアドバイスをもらいました。 オーバーシュートとは オーバーシュートとは、矩形波の立ち上がり部分で上方向に突出した波形の乱れです。 (下方向に突出した波形の乱れはアンダーシュートという。) オーバーシュートは、信号の反射やノイズ信号の重なりが原因で起きます ( 図1 )。 ダンピング抵抗でオーバーシュート除去 オーバーシュートが非常に大きくなると、信号を受ける側のデバイスを破壊したり、ラッチアップ現象を起こしたり、デバイスの信頼性低下をまねくことがあるのできちんとケアする必要があります。 信号線上に抵抗( ダンピング抵抗という )を直列接続