エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
高速演算記 第2回 「Fermi解説その2-L1/L2キャッシュは効いている? ~メモリアーキテクチャの改良~」 | G-DEP
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
高速演算記 第2回 「Fermi解説その2-L1/L2キャッシュは効いている? ~メモリアーキテクチャの改良~」 | G-DEP
G-DEPトップ G-DEPの高速演算記 高速演算記 第2回 「Fermi解説その2-L1/L2キャッシュは効いている? ... G-DEPトップ G-DEPの高速演算記 高速演算記 第2回 「Fermi解説その2-L1/L2キャッシュは効いている? ~メモリアーキテクチャの改良~」 前回コラムではFermiに採用された新メモリアーキテクチャについて紹介しました。Fermiは新しくL1キャッシュとL2キャッシュを搭載し、グローバルメモリアクセスが改善されています。そしてCUDA Toolkit 3.1に含まれているPTX ISA 2.1のマニュアルには、このキャッシュに関連する記載が新たに加わっています。 今回は新たに加わった命令をもとに、L1, L2キャッシュについてレポートしようと思います。 CPUが高速になると、CPUチップの外に存在するメモリへのアクセスが相対的に遅くなってきます。メモリの高速化はCPUに比べ技術的進歩が難しいためです。 CPU内にメモリを搭載すれば、高速にアクセスできます。頻繁に使用するデー