パッケージ技術の強化に余念がないインテル インテルはファウンダリービジネスを再開するにあたり、単に前工程だけでなく後工程のうち、パッケージ技術に関しても差別化要因が必要になっている。先に618回でAMDの3D V-Cacheに絡めてTSMCのパッケージ技術について概要を説明したが、これに相当する技術をインテルも用意してきた格好だ。 そもそも昨今では、特にCoWoSのあたりから前工程と後工程の境があいまいになりつつある。もともとの定義で言えば以下の(1)~(4)が前工程、(5)~(7)が後工程という話だった。 (1) ウェハーの表面酸化 (2) 薄膜加工 (3) 配線パターニング (4) 電極形成 (5) ダイシング(ウェハーからチップを切り出し) (6) パッケージング(パッケージにダイを搭載して配線する) (7) テスト ところが、CoWoSの場合は配線材料そのものもウェハーを使い、しか
![3D積層技術Foverosを進化させて集積化と発熱低減を狙う インテル CPUロードマップ (1/4)](https://cdn-ak-scissors.b.st-hatena.com/image/square/b1d51f41b851ae2e3f2ccd8e396ec93f9c8dce40/height=288;version=1;width=512/https%3A%2F%2Fascii.jp%2Fimg%2F2021%2F08%2F08%2F3240125%2Fl%2Fcdc04d660008629a.jpg%3F20200122)