エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
Zynq-7000とCyclone Vのアドレス・マップ
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
Zynq-7000とCyclone Vのアドレス・マップ
Cyclone Vでは、マスタごとにアドレス・マップが分かれています(L3, MPU, SDRAM)。Zynq-7000も仕様書で... Cyclone Vでは、マスタごとにアドレス・マップが分かれています(L3, MPU, SDRAM)。Zynq-7000も仕様書ではマスタごとにもう少し詳細な記述があるのですが、Cyclone Vほど大きな違いがないので、図では簡略化しています。アドレス・マップについて、具体的な違いは次のとおりです。 リニアにアクセス可能なDDR3領域 Cyclone Vは、アドレス・マップをアクセスするマスタの種類に応じて3種類のマップを使い分けます*。3種類のアドレス・マップでは、それぞれリニアにアクセスできるDDR3の領域が異なります。具体的には、L3と呼ばれるインターコネクトに接続されるマスタ(主にプログラマブル・ロジックに実装したユーザー回路)がリニアにアクセスできるのは2GB、MPU(Cortex-A9)は3GB、プログラマブル・ロジックからDDR3を直接アクセスする場合には4GBとなっていま

