エントリーの編集
![loading...](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/common/loading@2x.gif)
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
記事へのコメント3件
- 注目コメント
- 新着コメント
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
![アプリのスクリーンショット](https://b.st-hatena.com/bdefb8944296a0957e54cebcfefc25c4dcff9f5f/images/v4/public/entry/app-screenshot.png)
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
FPGAの部屋
Xyloni Development Kit に Pmod OLEDrgb を接続して表示させよう3 ”Xyloni Development Kit に Pmod OL... Xyloni Development Kit に Pmod OLEDrgb を接続して表示させよう3 ”Xyloni Development Kit に Pmod OLEDrgb を接続して表示させよう2”の続き。 Xyloni Development Kit 用の Sapphire SoC のプロジェクトを作成して、SPI と GPIO を PMOD に接続する予定の Pmod OLEDrgb に接続しようということで、前回は、Verilog HDL ファイルや制約ファイルをインポートして、論理合成、Place & Route、ビットファイルの生成を行った。今回は、top_soc.v の SPI_1、SPI_2、GPIO_1ポートの追加を行った。もう一度、論理合成、Place & Route、ビットファイルの生成を行った。GitHub の Efinix-Inc/xyloni の soc_
2009/08/22 リンク