エントリーの編集
エントリーの編集は全ユーザーに共通の機能です。
必ずガイドラインを一読の上ご利用ください。
Graphcore IPU-M2000 のブロック図 - Vengineerの戯言
記事へのコメント0件
- 注目コメント
- 新着コメント
このエントリーにコメントしてみましょう。
注目コメント算出アルゴリズムの一部にLINEヤフー株式会社の「建設的コメント順位付けモデルAPI」を使用しています
- バナー広告なし
- ミュート機能あり
- ダークモード搭載
関連記事
Graphcore IPU-M2000 のブロック図 - Vengineerの戯言
はじめに Graphcore IPU M2000 のブロック図が公開されていたので、記録のためにブログに残します IPU M... はじめに Graphcore IPU M2000 のブロック図が公開されていたので、記録のためにブログに残します IPU M2000 BMC User Guide なるところに下記のようなブロック図がありましたので、説明のために引用します。 IPU M2000には、4個の IPU が搭載されています。2個ペアになっていて、その2個の間は PCIe Gen4 x 8 を6組使って接続しています。 残りの2個は M2000の背面の QSFP Connector に接続されています(全部で8個)。これは、他のM2000 と接続するために使われます。IPU Gateway (実態は、Xilinx ZynqUltrascale+ MPSoC) と PCIe Gen4 x8 で接続しています。x16 でないのは、IPU Gateway 側の PCIe IP が Gen4 では x8 までしかサポートし