verilog-HDL を用いた回路設計入門

目次 LSI のトップダウン設計（工事中） New! HDL（ハードウェア記述言語）を用いた回路設計（工事中） New! HDLを用いた回路設計法の利点（工事中） New! Verilog-HDLの文法の基礎（予定） Verilog-HDLの記述例（予定） 1. LSI のトップダウン設計 トップダウンとは文字通り上から下へと言う意味で、LSI のトップダウン設計とは抽象度の高い仕様設計から機能記述、回路図を経て、実際の回路の設計に向かって徐々具体度を高めていく設計手法です。 まず最初に一番外側の枠を作って全体の仕様を決め、次に枠の中を大まかに仕切り、それぞれの中身の仕様を決定し、、、最後の段階になってようやくゲートレベルの回路が出来るというイメージでしょうか。 トップダウンと反対に、下から上へという意味を持つ言葉にボトムアップという言葉がありますが、これをLSI の設計に当てはめますと、