マインクラフトで1HzのCPUを作り上げた猛者が登場、テトリスや関数のグラフ化も可能
累計販売本数が2億本を超えたり、YouTubeでの総視聴回数が1兆回を超えたりと、世界的に人気のある箱庭ゲーム「マインクラフト」はサバイバル生活を楽しんだり、自由にブロックを配置し建築などを楽しんだりできるのが売りです。そんなマインクラフトで「レッドストーン」というアイテムを駆使して周波数1HzのCPU「CHUNGUS 2」を設計したと、YouTuberのsammyuri氏が発表しました。 CHUNGUS 2 - A very powerful 1Hz Minecraft CPU - YouTube CHUNGUS 2は「Computational Humongous Unconventional Number and Graphics Unit by Sammyuri 2」の略称。 CHUNGUS 2はクロック1Hzで10tickの16bitCPUで、3オペランド命令のRISCアーキテク
フルスクラッチから作って理解するQEMU (Rust編) - FPGA開発日記
モチベーション なぜRustを選んだか？ 私はQEMUは「アーキテクチャエミュレーション界のLLVM」だと思っている QEMUが高速な理由：TCG Binary Translation ゲスト命令(RISC-V) → TCG → ホスト命令(x86)の処理をRustで作ろう RISC-Vの命令をフェッチしてデコードする RISC-Vの命令をTCGに変換する TCGをx86に変換する 実装結果 Binary Translation実行を高速化するための様々なテクニック BasicBlock分まで複数命令をまとめて変換 TCG Block Chainingの実装 評価結果 TB Lookup and Jumpの実装 評価結果 まだ完成していないところ 一部の最適化はまだ未実装となっている ゲストアーキテクチャがx86のみとなっている。TCGによる複数プラットフォーム対応として、まずは環境のそろ
2で割ることと3で割ること - Qiita
この記事でお題にするのはCPUレジスタ上の整数除算です。以下、単に除算とも書きます。 除算は非常に高コストな演算なため、コンパイラは最適化によって、できるだけ整数除算を別の計算に置き換えようとします。 最適化ができる場合の一つとして、割る数が定数である場合があります。頭のいいコンパイラは、除算を乗算とビットシフト等を駆使した演算に置き換えます。この記事では、そういった最適化の背景にある理屈を部分的に解説します。 計算機環境としてはモダンなx86 CPUを仮定します。したがってレジスタは32/64ビットであり、負数は2の補数表現になっています。ある程度は他の命令セットでも通用する話になっているかもしれません。 そもそも整数の除算とは プログラミングにおける整数の除算の定義について確認します。整数$n$を整数$d$で割るとき $$ n = q \times d + r $$ が成り立つように除
「強いメモリモデル」と「弱いメモリモデル」 - yamasaのネタ帳
Apple M1についての面白い記事を見かけて、久しぶりにメモリモデル屋(?)の血が騒いだのでブログを書く。 note.com 強いメモリモデル 現代のCPUアーキテクチャでは、x86(64bit, 32bitどちらも)が「強いメモリモデル」を採用しており、それ以外のメジャーなCPUが「弱いメモリモデル」を採用している。この「強いメモリモデル」「弱いメモリモデル」について、まずおさらいしておこう。 以下のように、2つの変数a, bに対して異なるCPUコアが同時にアクセスしたとする。 int a = 0; int b = 0; CPU1: a = 1; b = 1; CPU2: int r1 = b; int r2 = a; (上記はC言語に似た疑似コードを用いているが、実際は機械語命令になっていると考えてほしい。つまり、CPU1は変数a, bの示すメモリアドレスに対するストア命令を実行して
半導体業界における「IP」とは何なのかを説明したい - FPGA開発日記
「RISC-V」という言葉が徐々にエンジニア界隈に普及し始め、技術界隈のニュースサイトだけでなく、一般的なニュースを扱うような新聞社の記事でも見かけるようになってきました。例えば以下のような記事です。 www.nikkei.com 半導体エンジニアではない人がこのような記事を書く場合、「設計IP」について正しい知識を持っておかないと、少しおかしなことになってしまいます。しかしこれは記事を書いている記者だけを責めることは出来ません。半導体設計業界はソフトウェア開発業界に比べて小さな業界で、プレーヤの数も少なく、ネット上にあまり情報も出てきません。時事ネタを速攻で記事に起こさないといけない新聞記者が「IPってなんだっけ？」「リスクファイブってなんぞや？」ということをいちいち厳密に調べてられない、ということも理解できます。 そこで、非エンジニア（というか非半導体産業の方）でも理解できるように、R
Apple独自アーキテクチャの変遷 A6から最新A14まで
Apple独自アーキテクチャの変遷 A6から最新A14まで：Apple Siliconがやってくる（1/4 ページ） 今回はAppleが米P.A. Semiを買収し、ArmのIPをライセンスして開発したA6プロセッサから話を始める。 独自設計CPUコア「Swift」を採用した「A6」 2012年、iPhone 5に搭載される形でApple A6がデビューする。これがApple初の独自設計CPUコア「Swift」である（GPUは英ImaginationのPowerVR SGXをまだ使っている）。このSwift、内部構造は公式には発表されていない（というかA6から最新のA14まで、内部構造に関しては一切、公式には解説されていない）が、推定される内部構造は、 3命令解釈・発行のSuper Scalar/OoO（Out-of-Order）構成 命令セットはArmv7A。ただしCortex-A15で
RISCの元祖、IBM 801はなぜ誕生したのか
RISCの元祖、IBM 801はなぜ誕生したのか：新連載「RISCの生い立ちからRISC-Vまでの遠い道のり」（1/3 ページ） 最近ではArm、RISC-Vなど組み込みでも華々しい活躍を見せているRISCプロセッサ。その歴史的経緯をIT史に詳しい大原雄介さんに解説してもらう連載、スタートです。 先日のキーボード記事が思ったよりも評判良かったようで、少し昔の話を書いてみないか？ ということでいただいたお題がRISCプロセッサ。昨今のRISC-V周りの興隆が背景にあるわけだが、「そもそもRISCの生い立ちは？」という話を少し系統立てて説明をせよ、とのご依頼をいただいた。 ということで、話はRISC以前から始まる。 RISCの祖先というか元祖として認識されているのはIBM 801というプロセッサ（というか、システム）であり、これを開発したのはIBMのThomas J. Watson Resea
RISC Vに従うCPUの上で動作するOSをRustで書く（CPU実験余興） - 欣快の至り
お手製のCPUの上で自分で作ったOSを動かすというのは、割と夢のある行為だと思っていて、今回それを一定のレベルですることができたので、簡単に内容についてメモをしておこうと思います。 曖昧な日本語を読むより、プログラムを読むほうが速いと思う人は、駄文を読まずにGitHubを見てください。 https://github.com/moratorium08/osmium/ 僕が書いたのはOSだけで、コアはATPが書きました。また、乗算命令の実装はdaiが書きました。 https://github.com/hitohira/yokyo 概要 RustでフルスクラッチでRISC-V(rv32im)で動作するOSの実装をしました。OSを実装するにあたり、ページングやカーネルとユーザーモードでの権限切り分け、割り込みなどの仕様を考える必要があり、これもRISC-VのPrivilegeの仕様書に従ったものに
Linuxカーネルを読む前にやったこと - komukomo’s diary
「カーネルのコードがよくわからない。Linuxカーネルに関する本を読んでもいまいちしっくりこない。」 から、「読めば理解できそう..!」 になるまでにやったことのまとめ。 はじめに 低レイヤの話がわかるようになりたかった。 カーネルの中身が知りたかった。 とりあえず本を読もうと思い詳解 Linuxカーネル 第3版を読んだが知識がなさ過ぎてよくわからない。 知らない用語だらけで都度調べればなんとなくはわかる気もするが、いまいち頭に入ってこない。 今思うとそもそもCPUの話なのかカーネルの話なのかさえよくわからない状態で読んでいたような気がする。 そんな状態を克服するためにやったことをまとめておく。 学習前 学習前の自分の知識はこんな感じだった。 知っていた データ構造とアルゴリズム 論理回路 C言語（研究室で数値計算に使える程度。構造体やポインタくらいならわかる。） よく知らなかった OSが
LinuxでCPU使用率を上げるコマンド - ablog
いいものを見つけたのでコピペ。 yes >> /dev/null & 最後に & お勧め ｗ（二つターミナルが必要でなくなる。） ちなみに メモリ負荷をあげる魔法のコマンド /dev/null < $(yes) & LinuxでCPU負荷を上げる魔法のコマンド - Qiita ">>" は ">" でも良いと思うが、何か特別な理由があって">>"にしているのだろうか。 追記(2014/10/08): ただのメモにはてブがたくさん（当社比）ついてビックリ(^-^; コア数に対する考慮が足りない。 コア数に対する考慮が足りない。 - gomakyuのコメント / はてなブックマーク とコメントを頂いた通り、上記のコマンドを実行しても1つの論理CPUを使い切るだけです。 例えば上の図の通り、1ソケット * 4コア * 2スレッド で論理CPU数が8の場合は、ざっくり、1多重で実行すると12.5%
CPU実験2016年度D班コア係（CPU実験でマルチコア） - sueki743's blog
CPU実験を終えて後輩のために書き残しておけそうなことをまとめます。 CPU実験とは何ぞや、という所については去年の先輩方の記事を見てもらうのが早いと思います。（今年は昨年と違ってFPU係がなくなったり、実験で使うHDLがVHDLからSystemVerilogに変わったりしていますが） 東大理情名物のCPU実験で毎週徹夜したお話（概要編） – Eureka Engineering – Medium CPU実験でコンパイラの改造でハマったところ - Handwriting CPU実験でTravis CIを使ってみた - Handwriting 自班のコンパイラ係も記事を書いてくれました。 CPU実験：マルチコアで並列実行するまで（コンパイラ係目線） - eguchishi 目次 目次 参考書籍 コンピュータ設計の基礎/高性能コンピュータ技術の基礎 RTL設計スタイルガイド Verilog H
EthernetやCPUなどの話 | GREE Engineering
こんにちわ。せじまです。今年に入ってからアクティビティトラッカーを二回壊しまして、新しい分野の製品って設計いろいろ難しいんだなと、しみじみ思う今日このごろです。 先日、社内勉強会で Ethernet や CPU などの話をしました。前回のCPUに関する話に続き、今回のスライドも幅広い方に読んでいただけそうな内容かと思いましたので、公開させていただくことにしました。前回のスライドを読んでない方は、できればそちらを読んでいただいてからの方が、より理解が深まるのではないかと思います。 忙しい人のために三行でまとめると 2020年代には、サーバのネットワークインターフェースが 40Gbps 超えてそうな予感 もし Ethernet でそれだけ大量のパケットをさばくなら、（標準化されてないけれど） Jumbo Frame 使わないと厳しいかも 2020年代には、NICやブロックデバイス等、CPUを取
集積回路を使わずにトランジスタだけでコンピュータを自作するとこうなる
コンピュータの進化は半導体の進化であり、それは集積回路(IC)の集積密度の高まりでもあるわけですが、そのコンピュータの進化の流れに逆行するかのように、ICを一切使わないでトランジスタだけで作られた自作コンピュータが「FullTr-11」です。そのトランジスタで自作されたコンピュータFullTr-11の最新バージョンとしてLEDで作ったコンピュータ「スーパーLチカコンピュータ」が登場しています。 トランジスタでコンピュータを作るキット---CPUもメモリもトランジスタで製作 http://recursion.jp/comp/j/index.html スーパーLチカコンピュータ --- ICを使わずにLEDで作るコンピュータ http://recursion.jp/rl/SuperLED/j/ トランジスタでコンピュータを作るキット「FullTr-11」とは一体何かは、以下のムービーを見れば一
libc非依存の言語処理系(もしくは、自作CPUへの移植の苦労話) - wasabizの日記
2015-02-03 libc非依存の言語処理系(もしくは、自作CPUへの移植の苦労話) 自作CPUへの移植が大変だったのでメモ。 まず、今回ターゲットにする環境の特徴を軽く説明しておくと CPUが自作 ISAも独自 uccという自作Cコンパイラ(開発中で不完全、c89のサブセット)とMLコンパイラがある 浮動小数点数はIEEE single floatのみサポート メモリは4MB IOはRS232Cしかない そこそこ安定したシミュレータがある。 Cコンパイラと入っても不完全なので、cファイルはコンパイルできてもlibcに相当するものはまだない。C89(C90)のサブセットしかサポートしていないので、ビットフィールドが無かったり、charが32bitだったり、構造体渡し・構造体返し・構造体代入がなかったりする。最終的にはこいつでOSをコンパイルする予定なのだけれど、OSもよそから持ってきた
"Reverse Engineering for Beginners" book
The book is also known as RE4B and "Understanding Assembly Language". Written by Dennis Yurichev. News: Demographics of reverse engineering. How to start learning reverse engineering in 2023. Download PDF files English Russian French German Japanese Italian Polish Chinese (published by PTPress, 2017) vol1, vol2, more info. There is also partial translation: as a single HTML file; epub file. Korean
ハード素人が32bit CPUをFPGAで自作して動かすまで読んだ本のまとめ - スティルハウスの書庫の書庫
男子たるもの一度は自分でCPUを作ってみたいものだけど、ICでLEDをピカピカさせた程度の経験しかないハード素人な俺だったので、CPUを自作してる東大生などを遠くから見て憧れてるだけだった。しかしおよそ一年前のこと、「MIPSなんて簡単に作れますよ！」とKさん（←FPGAでLispマシンを自作するような人）に言われて、お、おぅ。。そりゃKさんはそうでしょうよ。。あれ、もしかして俺にもできるかな。。？ と思った。この一言がなければ32bitのCPUを自作しようなんて考えなかっただろう。 それから一年ちょい、とくに今年の正月休みやFPGA温泉でがっつりがんばって、なんとかMIPS Iサブセットの自作CPUが動いた。これはフィボナッチを計算してるところ。 ちなみに、これはこんな感じのフィボナッチのコードをCで書いて、 void main() { int i, *r = (int *)0x7f00
イマドキなNetwork/IO
The 7 Deadly Sins of Packet Processing - Venky Venkatesan and Bruce Richardsonharryvanhaaren
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【後藤弘茂のWeekly海外ニュース】 NehalemとBonnellからガラリと変わったIntelのCPU設計環境
【後藤弘茂のWeekly海外ニュース】 ARMコアの多様なライセンスモデルとCPUコアの設計フロー
プロセスとかスレッドとかプロセス間通信とかについて書く場所
