【再録】コンピュータアーキテクチャの話(10) キャッシュの構造や働き(上級編) - メモリはどう管理されるのか
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 では、プリフェッチは良いことばかりかというと、副作用もある。プリフェッチを行って新たなキャッシュラインを読み込むには、現在、キャッシュに入っているキャッシュラインを追い出す必要がある。プリフェッチが当たっており、すぐあとにそのデータが使われれば良いが、無駄なプリフェッチで必要なデータを含むキャッシュラインが追い出されてしまったのでは逆効果である。 容量の少ない1次キャッシュでは、このような問題が起こりやすいので、1次キャッシュまでデータを持ってくるプリフェッチ命令だけでなく、2次キャッシュまで持ってくるだけというプリフェッチ命令をサポートする
【再録】コンピュータアーキテクチャの話(9) キャッシュの構造や働き(上級編) - データの局所性とプリフェッチ
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 データの局所性(Locality) 最初に、「キャッシュはメモリの一部の頻繁に使われるデータを格納する高速の小規模メモリ」と書いたが、これが可能な理由は、一般的なプログラムでのメモリアクセスは隣接したアドレスのメモリを比較的頻繁にアクセスするという場所的局所性(Spatial Locality)と、同じメモリアドレスのデータを比較的短時間のうちに繰り返してアクセスするという時間的局所性(Temporal Locality)があるからである。隣接するアドレスや一部のデータが短時間に繰り返してアクセスされる頻度が高ければ、その部分をキャッシュに入
【再録】コンピュータアーキテクチャの話(8) キャッシュの構造(基礎編) - セットアソシアティブキャッシュとLRU
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 このような欠点を緩和する方式がフルアソシアティブとダイレクトマップの中間であるセットアソシアティブ(Set Associative)方式である。 図4 2wayセットアソシアティブキャッシュの構造 図4は2wayセットアソシアティブキャッシュの構造を示している。図2のダイレクトマップ方式との大きな違いは、メモリブロックの横方向のグループを格納することが出来るキャッシュのマスが2個に増加している点である。従って、命令が0ブロック、データがnブロックという前述の例でも、対応するキャッシュラインが2つあるので同時に格納でき、スラッシングは発生しない
【再録】コンピュータアーキテクチャの話(7) キャッシュの構造(基礎編) - フルアソシアティブ方式とダイレクトマップ方式
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 フルアソシアティブ方式のキャッシュ 使用できるメモリ容量から、キャッシュラインサイズとライン数を決定すると、次はこれらのラインにどのように情報を格納するかを考えることになる。理想的なのは、メモリのどの番地の内容でも、どのキャッシュラインにでも格納できる形態である。しかし、これは管理やデータの転送が難しいので、通常はラインサイズが128バイトであれば、各ラインに格納するデータの先頭番地は128バイトの整数倍の番地と制約が付けられる。つまり、各ラインはプロセサが要求するデータの番地を含む128バイト単位のブロックをメモリから持ってきて格納すること
【再録】コンピュータアーキテクチャの話(6) キャッシュの構造(基礎編) - どういう単位でキャッシュに入れるのか?
本連載はHisa Ando氏による連載「コンピュータアーキテクチャ」の初掲載(2005年9月20日掲載)から第72回(2007年3月31日掲載)までの原稿を再掲載したものとなります。第73回以降、最新のものにつきましては、コチラにて、ご確認ください。 キャッシュって何だろう? 性能の観点でCPUの仕様を見るとき、コア数、クロック周波数の次に来るのがキャッシュの容量というのが一般的であるが、キャッシュとはどういうもので、どう動くのかについてはあまり理解されていないように思われる。そこでこの一連の連載ではキャッシュについて述べようと思う。 プロセサのクロックが16MHz(GHzでは無い!)程度であった1980年代半ばまではDRAMメモリのアクセス時間も5サイクル程度であり、データをDRAMまで取りに行くことは大した問題では無かった。しかし、プロセサのクロックが1GHzを超えると、プロセサのクロ
トランスレーション・ルックアサイド・バッファ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "トランスレーション・ルックアサイド・バッファ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2025年12月) トランスレーション・ルックアサイド・バッファ（英: translation lookaside buffer、TLB）とは、メモリ管理ユニット内のある種のキャッシュであり、仮想アドレスから物理アドレスへの変換の高速化を図るものである。こんにちの仮想記憶をサポートするマイクロプロセッサは、仮想空間と物理空間のマッピングにTLBを利用しているのがほとんどである。 TLBは通常、連想メモリ (CAM) で実装されている。CPUが
キャッシュメモリ - Wikipedia
この記事は検証可能な参考文献や出典が全く示されていないか、不十分です。 出典を追加して記事の信頼性向上にご協力ください。（このテンプレートの使い方） 出典検索?: "キャッシュメモリ" – ニュース · 書籍 · スカラー · CiNii · J-STAGE · NDL · dlib.jp · ジャパンサーチ · TWL (2025年3月) キャッシュメモリ (cache memory) は、CPUなど処理装置がデータや命令などの情報を取得/更新する際に主記憶装置やバスなどの遅延／低帯域を隠蔽し、処理装置と記憶装置の性能差を埋めるために用いる高速小容量メモリのことである。略してキャッシュとも呼ぶ。コンピュータは以前から記憶装置や伝送路の性能が処理装置の性能に追いつけず、この差が全体性能に対するボトルネックとされてきた（ノイマンズ・ボトルネック）。そしてムーアの法則に基づく処理装置の加速度的
Insider's Computer Dictionary：キャッシュ・メモリ とは？ - ＠IT
アクセス速度を高速化するために用意された、小容量ながらも高速なメモリ。 コンピュータ・システムでは、プロセッサとメイン・メモリの間でデータ転送が頻繁に発生する。このときプロセッサの処理速度とメモリのアクセス速度に差がある場合には、全体の速度は低速な側のデバイスに支配されてしまう。つまり、低速なデバイス側がボトルネックとなり、高速なデバイスは低速デバイスが処理を終えるのを待たなければならない。 こうした問題を解消し、低速なデバイスの性能が、システム全体に及ぼす影響を少なくするために使われるメカニズムをキャッシュといい、キャッシュのために使われるメモリをキャッシュ・メモリという。メイン・メモリをすべて高速なメモリで構成すれば、キャッシュ・メモリは不要であるが、実際にはこのような高速なメモリは非常に高価で、大量の実装も困難であり、現実的ではない。そこで、メインのメモリとしてはやや低速ながらも安価
Impress Japan
Figmaでおしゃれなサイトを作ろう！ 発売日： 2026/2/26 好評発売中 Web作成・マーケティング 詳細を見る
ハーバードアーキテクチャー - 意味・説明・解説 : ASCII.jpデジタル用語辞典
はーばーどあーきてくちゃ 【ハーバードアーキテクチャー】 Harvard Architecture キャッシュメモリーの構成において、命令用のキャッシュ領域とデータ用のキャッシュ領域を独立に持つ構造をいう。 命令とデータで別々にパイプラインを構成できるため、パイプラインの崩れを押さえパフォーマンスの向上が期待できる。半面、キャッシュメモリーの使用効率は高くない。またユニファイドキャッシュと比べてハードウェアが複雑になりやすい。
ユニファイドキャッシュ - 意味・説明・解説 : ASCII.jpデジタル用語辞典
ゆにふぁいどきゃっしゅ 【ユニファイドキャッシュ】 unified cache キャッシュメモリーの構成において、命令とデータの区別をせずに、同一のキャッシュメモリー領域でヒットしたデータを管理するキャッシュメモリーまたはその方式。 ハーバードアーキテクチャーに比べて、キャッシュメモリーの使用効率は高いものの、命令もしくはデータの待ちの発生でパイプラインが崩れやすいというデメリットもある。また、キャッシュメモリーやその周辺バスを、命令とデータの2種類に分離する必要がない分、ハードウェアを単純にしやすいというメリットもある。
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
【再録】コンピュータアーキテクチャの話(11) キャッシュの構造や働き(上級編) - TLB
http://pcjuornal.com/PCJ1/technology/Cacheop.html
https://atmarkit.itmedia.co.jp/fpc/rensai/zunouhoudan003/cachemiss.html