年末ですね。年末に技術っぽいことを書いても誰も見ていないので、どうでもいいことを書こうと思います。 皆さん技術書は好きですか？好きですよね。読みもしないのに技術書典なんかに大挙して押しかけて、結局積読が増えていく。積んでいるとなんか落ち着くのかもしれません。 私は現在ハードウェア関連の技術者として働いているわけですが、短い人生の中で読んだ技術書の中で、本当に私の人生を変えてしまった技術書を思い出しながら紹介してみたいと思います。 あらかじめ断っておきますが、「名著」や「良い本」を紹介するのではなく、あくまでも私の人生を変えた本です。逆にいうと、あまり名著は出てきません。名著の紹介はすでにいろんなところでやられているので、そちらを見ていただければ。 １. 図解で分かるPCアーキテクチャのすべて(初版) 〈最新〉図解でわかる PCアーキテクチャのすべて 作者:小泉 修出版社/メーカー: 日本実
歳を取ったエンジニアとして腕力のある若手にどうやって立ち向かおうか考えた - FPGA開発日記
この記事はFPGA開発日記の祝2,000記事到達の記念に書いているものです。 普段の記事と比べて非常にエモい内容となっております。 FPGA開発日記を始めたのが2015年の1月4日。それからおよそ5年と10か月で2,000記事に到達した。 計算してみると2,115日での2,000記事達成となっていた。我ながらよく頑張った。 ブログを書き始めてもう5年以上経った。5年も経てば周りの状況も変わるし、生活環境も変わる。 私も歳を取り、決して若いとは言えない年齢になった。昔のように徹夜で勉強とか実装はできなくなったし、肩は凝るし集中力は続かない。夜になるとすごく眠たくなる。仕事が終わったらすぐ眠たくなってしまい、趣味やブログを執筆する時間を取るのがとても難しくなってきた。 私が年を取れば取るほど、若い実装力のある、優秀な人たちが参入してきて、私の何倍ものスピードで成果を出していく。 私が持っている
モチベーション なぜRustを選んだか？ 私はQEMUは「アーキテクチャエミュレーション界のLLVM」だと思っている QEMUが高速な理由：TCG Binary Translation ゲスト命令(RISC-V) → TCG → ホスト命令(x86)の処理をRustで作ろう RISC-Vの命令をフェッチしてデコードする RISC-Vの命令をTCGに変換する TCGをx86に変換する 実装結果 Binary Translation実行を高速化するための様々なテクニック BasicBlock分まで複数命令をまとめて変換 TCG Block Chainingの実装 評価結果 TB Lookup and Jumpの実装 評価結果 まだ完成していないところ 一部の最適化はまだ未実装となっている ゲストアーキテクチャがx86のみとなっている。TCGによる複数プラットフォーム対応として、まずは環境のそろ
さくらインターネット、福岡大学と協力し 世界最速クラスのハードウェア 時刻同期（NTP）サーバーを自社開発 ～FPGAベースの公開NTPサービスをトライアル提供～ | さくらインターネット
さくらインターネット、福岡大学と協力し 世界最速クラスのハードウェア 時刻同期（NTP）サーバーを自社開発 ～FPGAベースの公開NTPサービスをトライアル提供～ インターネットインフラサービスを提供するさくらインターネット株式会社（本社：大阪府大阪市、代表取締役社長：田中 邦裕）は、私立総合大学の福岡大学と協力し、単体で約10ギガビット／秒（約1300万リクエスト／秒）の高負荷に耐え、Stratum1※1 NTP(Network Time Protocol) サーバーとして働く専用デジタル回路を設計から開発いたしました。また開発サーバーにて、FPGA※2上で動作させて提供する実験を開始しております。 当社データセンターで稼働する当開発サーバーと時刻表示 NTPとは、スマートフォン等を含む、ネットワークに接続される機器において、機器が持つ時計を正しい時刻へ同期するための通信プロトコルです。
「RISC-V」という言葉が徐々にエンジニア界隈に普及し始め、技術界隈のニュースサイトだけでなく、一般的なニュースを扱うような新聞社の記事でも見かけるようになってきました。例えば以下のような記事です。 www.nikkei.com 半導体エンジニアではない人がこのような記事を書く場合、「設計IP」について正しい知識を持っておかないと、少しおかしなことになってしまいます。しかしこれは記事を書いている記者だけを責めることは出来ません。半導体設計業界はソフトウェア開発業界に比べて小さな業界で、プレーヤの数も少なく、ネット上にあまり情報も出てきません。時事ネタを速攻で記事に起こさないといけない新聞記者が「IPってなんだっけ？」「リスクファイブってなんぞや？」ということをいちいち厳密に調べてられない、ということも理解できます。 そこで、非エンジニア（というか非半導体産業の方）でも理解できるように、R
Switchはイヤホン出力の音がひどいことで有名だ*1。 ブズズズズ………バババババ…… と熱雑音では明らかに説明できない周辺回路のお気持ちが音となって伝わってくる。 そこでUSB DACを使いたいのだが、どうも手持ちだとハイエンド機に限って動かない*2。別なやり方でデジタル音声を取り出さなければ。 取り出し方は様々ある。 ドックのHDMI出力 + S/PDIFスプリッター（TVモード必須） Switch用Bluetoothトランスミッター（ぶっちゃけこれが一番オススメ） Switchが認識できるUSB DDCで同軸デジタルなどにする Raspberry PiのUACガジェット Switchに直に接続できないDACを使いたい場合は、DDC必須*3でゴテゴテしてしまう。 「それなら本体に流れるデジタル信号（I2S）を直接取り出して、S/PDIFに変換するしかないよね！」と思いついた26の夜。
仕事柄論文を読む機会は多くあって、自分なりの読み方、まとめ方、深堀の仕方などはある程度ルーティンがあります。しかしそれが本当に最適解なのかどうかは分かりません。もっと自分に合ったやり方があるかもしれないし、今の方法がベストなのかもしれない。 "How to read a paper" という、論文、というか論文形式のメモがあり、これは当時カナダのWaterloo大学にいたSrinivasan Keshav先生が長年の経験からどのように論文を読めばよいのかというのをまとめたものになっています。これを読んでみて、なるほどなと思ったのでメモとして残しておきます。 ちなみに検索するとこの先生は現在はケンブリッジ大学の先生のようです。よく見てみると日本語に訳されている方もいるようで、原文と日本語訳は一読の価値があります。 http://svr-sk818-web.cl.cam.ac.uk/kesha
「作って学ぶコンピュータアーキテクチャ」の環境を再現するためのDockerイメージをリリースします - FPGA開発日記
「作って学ぶコンピュータアーキテクチャ」(いわゆるRISC-V + LLVM本)は書籍執筆時の状況と出版時のツールチェインの状況がかなり変わってしまっており、各所で迷惑をかけてしまっています。 確実にLLVMビルド + シミュレーションを行うために、ツールチェインを含んだDockerイメージをリリースします。 github.com 大きく分けて4つのイメージを用意しています。 ubuntu_2204 Ubuntu 22.04の環境を使用し、新しいRISC-Vツールを使用したDocker環境です 本書で説明している実行コマンド列と大きく異なっている場所があります LLVMリポジトリはコンテナ内にダウンロード済みです(コンテナ容量削減のためビルドは行っていません) 最終的なバイナリのみ必要な方向けです ubuntu_2204_onlyenv Ubuntu 22.04の環境を使用し、新しいRIS
【動画追加】「東京ゲームショウ2023」にFPGAベースのレトロゲーム互換機を出展した本当の狙いはなにか？ TASSEI社長Adrew Steel氏に直撃インタビュー【TGS2023】 - レトロゲームで遊ぼう！
2023年9月21日から24日まで、幕張メッセで開催された日本最大のゲームイベント「東京ゲームショウ2023」。そこで、初日からある界隈をざわつかせていたのがTASSEIこと建成電気のブースでした。こちらで展示されていたのは、ニンテンドー3DSの互換機や、FPGAでセガサターンにPlayStation 2、ファミコンなどを動かしているデモ機です。 ▲「東京ゲームショウ2023」に出展していた建成電気のブース。比較的目立つ位置に場所を構えていました。グループの本社は中国深センを拠点にするDashine Electronicsで、達成電気はその日本本社として設立された企業です。今回同社が「東京ゲームショウ2023」で、こうした互換機を出展することになった狙いはなんだったのか、同ブースにいた代表取締役社長のAdrew Steel氏にお話をお伺いしてきました。 ▲建成電気 代表取締役社長のAdre
IoTやAIといったテクノロジーの進歩とともに、最近では、これまでハードウェアに触れてこなかったソフトウェア・エンジニアもFPGAを知る必要がある……、としばし論じられるようになってきた。そうした現状を踏まえ、この連載では、なぜソフトウェア・エンジニアがFPGAを学ぶ必要があるのか、FPGAとは何か、またその基本的な仕組みや構造を3回に分けて紹介する。 なぜソフトウェアのエンジニアがFPGAを学ぶ必要があるのか? ソフトウェア・エンジニアがいまからFPGAを学ぶ必要性について定量的に論じることは難しい。FPGAの設計手法やコンパイラ(※1)は日々進歩しており、既存のソフトウェア(※2)をそのままFPGA用にコンパイルできるケースも増えてきた。CPU(※3)とFPGAが搭載されたシステム上で、どのプログラムをどちらのハードウェアで実行するかを最適化する研究も以前から行われており、近い将来、多
面白そうなので買ってみました。物理本は送料が意外と高かったので電子書籍版を買いました。 https://www.lambdanote.com/products/cpu プログラマーのためのCPU入門 ― CPUは如何にしてソフトウェアを高速に実行するかwww.lambdanote.com ざっくりと眺めましたが、タイトルに偽りなし、ソフトウェアエンジニアにとって、ハードウェアをどのように理解すればよいか、ということに重きが置かれています。これでハードウェアが書けるようになるというわけではないので、そこは勘違いしないようにしたい。 実際問題、ソフトウェアエンジニアの人たちは、サービスの速度向上を図りたいとき、どのようなアプローチをとっているのだろう？というのは興味があるところです。まさかフロントエンドエンジニアが「このサブルーチンはこういう命令に変換されるから...」ということを考えてプログ
このブログ「FPGA開発日記」は約2100日で2000記事に到達した。特に2019年と2020年は殆どサボることなく記事を書き続けることができている。ブログの品質は置いておいて、毎日日記を書くことは何となく楽しいものだ。2015年にブログを開設したときに「よしこの日記はなるべく毎日書くようにしよう」と決めて以来休まずに書き続けることができている。 元来物書きは嫌いではない。私はエンジニアだが、仕様書を書くのもそこまで嫌いじゃない。自分の実装するものを綺麗にまとめて、「一点の曇りもなく上手くできてるやろ、ドヤ」みたいにするのは楽しいし、バグ発見の報告書とかまとめて、「回避方法は1.と2.あるけどどうする？ニヤニヤ」みたいなのも何となく楽しい。自分がバグを出すのは嫌だけど。 5年以上にわたってブログを書き続けるにあたり、これほどまでに継続することができたのはいくつかの理由がある。この記事ではブ
インテル、オープンな命令セットを推進する「RISC-V 」に最高位メンバーとして加盟。RISC-VベースのFPGAチップも提供開始など、RISC-Vへのコミットを明確に
インテル、オープンな命令セットを推進する「RISC-V 」に最高位メンバーとして加盟。RISC-VベースのFPGAチップも提供開始など、RISC-Vへのコミットを明確に プロセッサのオープンな命令セットを推進する団体「RISC-V International」は、同団体の最高位メンバーであるプレミアメンバーシップとして米インテルが加盟することを発表しました。 これに伴い、Intel FoundryのバイスプレジデントBob Brennan氏がRISC-VのBoard of Directors（取締役会）および技術的な方向性を決めるテクニカルステアリングコミッティの一員となります。 Intel has been a leader in microprocessor innovation for decades and today’s announcements signal that mas
Intelがまた出した。Meltdown / Spectre系のCPUの脆弱性として新たに発表された"ZombieLoad"である。 これもまた論文が発表されている。これらの論文は、最新のCPUの技術を勉強するにあたって非常に有用なものだ。ZombieLoadの論文を読んで、どのような脆弱性であるのかを読み解いていくことにした。 参考にしたのは、"ZombieLoad: Cross-Privilege-Boundary Data Sampling" という論文だ。以下からダウンロードできる。 arxiv.org すべてを理解できたわけではないが、ZombieLoadの本質は、Intel CPUのハードウェア的なバグであるというところであると言える。アーキテクチャ上のバグではないため、AMD、Armでは現れない。Intelの実装が単純に問題だった、ということになりそうだ。 そもそもMeltd
自作CPUのリグレッションテストをGitHub Actionsで行うための手法の調査 - FPGA開発日記
自作CPUのリグレッションテストやCIをGitHub上で行いたくて、いくつか手法を調査している。 1つの手法としては、Dockerfileを使ってリグレッション環境を構築する。Dockerイメージ上にRISC-VツールチェインとVerilatorをインストールしておく。これをDockerHubに登録しておいた。 以下がDockefileの一部。VerilatorとRISC-Vツールチェインをインストールしている。 FROM ubuntu:22.04 RUN apt update ## ... 途中省略 ... # ------------------ # Install Verilator # ------------------ RUN curl -L https://github.com/verilator/verilator/archive/refs/tags/v4.228.tar.
ルネサス エレクトロニクスがFPGAに参入することを2021年11月に表明した。FPGAというと、XilinxとIntel(旧Altera)が市場を二分する存在であり、圧倒的な存在感を有している。なぜ、ルネサスがそんなFPGA市場に参入することを決めたのか。キーマンである同社IoT・インフラ事業統括本部 グローバル営業統括部 ヴァイスプレジデントの迫間幸介氏に、参入の真意を聞いた。 ルネサス エレクトロニクス IoT・インフラ事業統括本部 グローバル営業統括部 ヴァイスプレジデントの迫間幸介氏 Dialogが手掛けてきたGreenPAK もともとルネサスが提供しようとしている「ForgeFPGA」という製品は、同社が2021年8月末に買収を完了したDialog Semiconductorが開発を進めていたものとなる。Dialogは、従来よりディスクリートアナログやアナログICの機能をカスタ
RISC-Vのハイパーバイザー拡張の仕様書を(ほぼ)日本語化したので公開する - FPGA開発日記
RISC-Vのハイパーバイザー拡張の仕様がかなり固まってきた。現在は0.6.1が公開されている。 Hypervisor Extension, Version 0.6.1 github.com とりあえず、上記の資料を読みながらちまちまと日本語化してみた。これは別に営利目的などではなく、完全に自分の趣味で理解のために翻訳してみたかったところがある。しかし翻訳しながら「なんじゃこりゃ？」な部分はとりあえず飛ばして先に進んだりしたので、すべて理解をしているかというとそれは違う。また復習しないと。 とりあえずSpikeの実装とKVMのRISC-V移植版を勉強しながら、実際の実装を学んでいくようにしていきたい。 RISC-V ハイパーバイザー拡張 日本語版 msyksphinz-self.github.io とりえあず、Google翻訳には頼らず、99％は自力で翻訳したが、おかげてTypoやら、誤訳
「作って学ぶコンピュータアーキテクチャ」では、執筆時点ですでに500ページを超えてしまい、泣く泣く2章分を削除しています。 1つ目の付録である「付録1. 関数呼び出しのバリエーションと高度な機能」についてはすでに公開済みですが、もう一つの「付録2. 浮動小数点命令」についても公開しました。 こちらは、LLVMに浮動小数点命令を追加し、いくつかのアプリケーションを動かそうというものです。 github.com この章は、本当は基本的な演算や機能の実装後に挿入したかった章で、以下の範囲をカバーしています。 この章は割と頑張ったもので、浮動小数点の説明から、実装、さらにアプリケーションを2つ実装しています。 後半のレイトレーシングはかなり頑張った部分で、最後に画像が正しく出力されたときは若干感動しました。 こちらも、担当編集の方の校正が入っていないので怪しい文章やもしかしたら誤った情報が入ってい
はじめに チョットした回路を組むのにGreenPAKっていうFPGAみたいなデバイスが便利なので紹介します。 GreenPAKとは GreenPAKは、Renesas(旧Dialog Semiconductor)社が販売しているCPLDとFPGAの間を埋めるようなプログラマブルデバイスです。 汎用ロジックIC数個で組めるような回路の置き換えに適しており、簡単な回路がこれ一個で実現できます。 中でも、SLG46826は装置に組み込んだまま、I2Cを使って何度も設計を書き換えることが可能な、とても楽しいデバイスです。 いろんな回路を書き込んで試せるので、ホビー用途にはこれ一択だと思います。 SLG46826の特徴 デジタル回路と簡単なアナログ回路が使える 回路図入力方式で設計するので、ハードウェア記述言語の知識が不要 様々な回路が組めるので、汎用ロジックICを多種ストックしておかなくても済む
オール・トランジスタ4ビットCPUの製作とFPGA開発 [Vol.1 ノイマン型CPUの設計] ALU，レジスタ，I/Oなどをトランジスタ・レベルで手作りし，さらにFPGAにも実装 著者・講師：別府 伸耕/Nobuyasu Beppu (リニア・テック) 企画編集・主催： ZEPエンジニアリング株式会社 関連製品：［VOD/KIT］実習キットでできる！ラズパイPicoでマイコン入門 関連製品：［VOD/KIT］実習キットでできる！ラズパイPico×Wi-FiモジュールでIoT超入門 関連製品：［VOD/KIT］一緒に動かそう！Lチカから始めるFPGA開発【基礎編】 関連製品：［VOD/KIT］STM32マイコン＆Wi-Fiモジュールで学ぶ C/C++プログラミング入門 関連製品：［VOD/KIT］実習キットで一緒に作る！オープンソースCPU RISC-V入門 関連製品：［VOD/KIT］P
LLVMの新しい中間言語表現 MLIRを試す(3. MLIRに関する発表資料を読む) - FPGA開発日記
MLIRについてもう少し具体的な例を勉強するために、資料を読み込んでいくことにした。 以下の資料を参考にした。Chris Lattnerの所属がSiFiveに変わっているので、比較的最近の資料だ。 docs.google.com MLIRはMulti-Level Intermediate Representation Compiler Ifrastructureの略称である。 2004にLLVMを開発したときの想定構成。1つのIRを用意してすべてを解決する。マルチターゲット、解析、最適化など。 ところがこれだけでは上手く行かなくなった。LLVM-IRだけでなく複数の表現形式を使用する必要がある。現在のLLVM IRでは並列性やループなどの表現形式に問題がある。 Clangも同様。LLVM IRを出力するだけでなく、様々なアノテーションを出力する必要が生じたり、もはやC++の複雑な言語構文を
CQ出版のインターフェース6月号に「Rustで作る命令セット・シミュレータ」を寄稿しました - FPGA開発日記
インターフェースを毎号買って読んでいる方なら「おいおいこの話は先月号に載せるべき話じゃないのかい？」と言うことに気が付くと思います。私もそう思います。が、どうやら編集担当さんによりページ数のミスが発生した模様（本当かどうかは知りませんが）で、なぜか私の記事が吹っ飛ばされて次号に掲載となりましたとさ。なんじゃそりゃ。 CQ出版さんの雑誌インターフェースの6月号「Rustで作る命令セット・シミュレータ」として原稿を寄稿させて頂きました。ちなみに6月号はどんな特集の内容なのか私も把握していないので、どういう話の流れでRustの特集が挿入されるのか全く知りません。たぶん単発記事として前後に関係なく載るのでしょう。 正直私はRustについてまだまだ初心者で、とても原稿を書けるような技術力の持ち主ではないのですが、C++をメインに使っている人間がRustに移行するために色々と試行錯誤した話だととらえて
FPGAに機械学習モデルを実装する – その1：ランダムフォレストによるクラス分類 - GMOインターネットグループ グループ研究開発本部（次世代システム研究室）
こんにちは，次世代システム研究室のS.T.です。普段はHadoopネタを書いていますが，今回はテーマをがらっと変えて，FPGAネタです。 「FPGAに機械学習の推論部分を実装し高速に処理を行う」という技術は耳にしたことがありましたが，漠然としたイメージがあるだけで実際にどのように実装していくのかということは知りませんでした。調べてみると，高位合成を用いた手法(1)や，学術研究として開発されたアクセラレータとしてのアーキテクチャ(2)は存在するようですが，シンプルなサンプルコードの形で存在するものはないようです。 もちろん「ソフトウェアエンジニアやデータサイエンティストが作成したモデルを高位合成でFPGAに落とし込みアクセラレータとして使用する」というユースケースを考えれば納得がいきますし，応用できる範囲もHDLで直接実装するより広くなると思います。 しかし，「低コスト小規模なローエンドFP
言語モデルを高位合成でFPGAに実装してみた Turing株式会社のリサーチチームでインターンしているM1の内山です。 Turing株式会社では大規模基盤モデルによる完全自動運転を目指しており、その実現に欠かせない技術として大規模言語モデルの研究開発を行っています。 Generative AI LLMの広範な知識と思考能力に加え、視覚情報やセンサーデータなどの多様な入力を受け入れることで、車の周囲の状況を正確に認識します。さらに、世界モデルを適用することで、高度な空間認知と身体性を獲得し、実世界に対応した生成AIを実現します。 https://tur.ing/ より引用 しかしながら、従来の大規模モデルはデータセンターという大量のGPU・潤沢な電源・安定した地盤を備えた豊かな環境で処理されるものであり、対して自動車というものは余りにも狭く、電源が乏しく、振動が大きいという劣悪極まりない環境
FPGAを使ってみたい技術者や学生、一般企業に向けた無償のオンラインFPGA利用環境『ACRiルーム』を開設 FPGAの活用方法を模索、研究する団体であるアダプティブコンピューティング研究推進体-ACRi ( 所在地：東京都目黒区大岡山2丁目12-1, 以下ACRi (アクリ) *1 )は、2020年８月1日よりFPGA*2利用環境の無償提供の場として『ACRiルーム』を開設いたします。これはオンラインで無償利用できるFPGAの利用環境で、東京工業大学構内に設置された100枚を超えるFPGAボードと開発用ソフトウェアにリモートからアクセスして利用できるものです。 利用者は日本国内でFPGAに興味のあるすべての人が対象で、ACRiルームのウェブサイト*3から事前に利用予約をすることで『ACRiルーム』を使用できます。初年度（2021年７月末まで）では1,000人の利用を想定しています。 これ
RustでRISC-Vの命令セットシミュレータを作ったので(いちおう)公開する - FPGA開発日記
といっても大昔に作ってみたもので、BitBucketの肥やしにしておくのももったいないし、最終的にどうにかして発展させたいので公開する。 今のところデコーダはあるが逆アセンブラはついていないのでspike-dasm頼みである。 github.com 大した実装ではなく、一応テストパタンを通すことができる程度だが、公開したのは今後色々と拡張をしたいから。今時点の私の知識ではこれが限界で、これ以上Rustっぽく書くためにはどうしたらいいのか良く分からない。 RustでRV32とRV64を上手く切り分ける方法はあるか？ もともとRustの勉強を始めたのはこのあたりだが、Scalaを通じてTraitなどの概念を知って、じゃあRV32とRV64で処理内容を同一のトレイトで管理して、実際のCPUのモデルのみを切り替えるという方法は上手く行くだろうかと思って始めた。 ただ、Rustの本質も良く分かってい
AMD、FPGA大手のXilinx買収を正式発表。データセンター向けプロセッサ分野で圧倒的なインテルを本格的に追撃
AMD、FPGA大手のXilinx買収を正式発表。データセンター向けプロセッサ分野で圧倒的なインテルを本格的に追撃 米アドバンスト・マイクロ・デバイス（AMD）は、FPGA最大手とされるザイリンクス（Xilinx）の買収を発表しました。この買収によりAMDはデータセンター向けプロセッサを強化していくと説明しています。 AMD and @XilinxInc announce an agreement for AMD to acquire Xilinx—expanding our rapidly growing data center business and creating the industry’s leading high performance computing company. — AMD (@AMD) October 27, 2020 Xilinxは、フィールドプログラマブル
AMDが、購入者が自分で回路構成を変更できる集積回路「FPGA」とCPUを統合したプロセッサの特許を出願しました。AMDはFPGAを発明したザイリンクスを2020年10月に買収しており、今後はFPGAを用いたAI技術に比重を置く可能性が高いとみられています。 METHOD AND APPARATUS FOR EFFICIENT PROGRAMMABLE INSTRUCTIONS IN COMPUTER SYSTEMS - Advanced Micro Devices, Inc. https://www.freepatentsonline.com/y2020/0409707.html AMD Patent Reveals Hybrid CPU-FPGA Design That Could Be Enabled By Xilinx Tech | HotHardware https://hoth
aptpodでは複数のカメラをフレーム単位で同期させて映像を取得できるカメラデバイスの開発を行なっています。前日の記事では、このカメラデバイスのエンコードを担当するSoCの話でしたが、aptpod Advent Calendar 2019 13日目の今回は映像のフロントエンドに使用しているFPGAについての話題です。 カメラデバイスを開発する上で、FPGAでイメージセンサから取得した画像データをリサイズする機能を実装する必要が出てきたのですが、RTL設計経験のない私でも流行りの高位合成でサクッと実装できた話をまとめます。 前日に続き塩出が担当します。 話の流れ まずは高位合成の説明 高位合成での実装手順 アルゴリズムのC++ソース記述方法 C++でのテストベンチ記述方法 シミュレーション結果の確認 まとめ 高位合成とは？ 高位合成の詳しい話は色々記事が出ておりますので、そちらを参照してくだ
VMwareに代表される仮想化ハイパーバイザの登場は、おもにプロセッサを仮想的なものとして扱えるようにし、任意の能力を備えた仮想サーバを柔軟に作り出すことを実現しました。 これは物理的なサーバの利用効率の向上に大きく寄与しただけでなく、その延長線上にはクラウドのような新たなコンピューターの消費モデルも登場しました。 仮想化の技術はストレージやネットワークに対しても行われるようになり、その結果、ストレージやネットワークにおいても容量や帯域など柔軟に指定して利用できるようになりました。 そして現在、GPUやFPGAに対しても仮想化技術が適用されるようになってきています。 VMwareはGPUやFPGA、ASICといったプロセッサの仮想化ソフトウェアベンダである「Bitfusion」の買収を発表しました。 #BreakingNews: VMware to Acquire Bitfusion –
会社案内 arrow_right プレスルーム arrow_right ニュース arrow_right ルネサス、ローエンドFPGA市場に参入、小規模、低電力、低価格製品を投入 ルネサス エレクトロニクス株式会社（代表取締役社長兼CEO:柴田 英利、以下ルネサス）は、このたび、ローエンドのフィールドプログラマブルゲートアレイ（FPGA）市場に参入し、超低消費電力かつ低価格な新FPGA「ForgeFPGA™（フォージエフピージーエー）」ファミリを発表します。従来のFPGAがカバーしきれていないコストに敏感なアプリケーションに向けて、小規模なプログラマブルロジックを迅速かつ効率的に設計できるようにします。ForgeFPGAファミリは、FPGAや他のデバイスと比較して、大幅にコストを削減できます。小型化することによりボードおよびシステム全体のコストを削減可能なほか、大量生産されるコスト制約が厳
これまでのあらすじ : https://twitter.com/tanakmura/status/1280152564898557952 FPGAでHello World以上のものが書きたいという気持ちは前からあったので、この機会に少し実用的はHDLを書くことにした。 なにをやっているかの解説を書いておこう。 ソースは、 https://github.com/tanakamura/jisaku_pc_8088 ここにある(上のツイートでは、タイミング問題があってLED点灯しないことがあると書いてるが、これは多分改善してあるはず。) こういう昔のCPUは、CPU側の命令実行とバスが直結していて、ポインタ0x80 を読むと、CPUの足に、そのまま0x80が出てくる。それを正しくハンドリングして、有効な命令バイト列を返せば、8088を動かすことが可能だ。 この実装では、この足から出てくる信号をデ
【速報】エレコムが「量子コンピュータボード」を公開 汎用PCで量子アニーリングやイジングマシンを実現する拡張FPGAボード - ロボスタ ロボスタ - ロボット情報WEBマガジン
エレコム株式会社は従来のパソコンにPCI拡張ボードとして装着し、量子アニーリングに特化した機能を発揮する「量子FPGAボード」を公開した。公開したのは開発中のもので、2021年末に試作デモ機が完成予定としている。 現在のPCでは、長時間かかったり、計算が求められないような膨大な「組合せ最適化」問題に対して、高速に処理して回答が得られる「量子アニーリング技術」が、将来は手軽に導入できるようになることが期待できる。「組合せ最適化」問題は金融や保険分野のほか、従業員のシフト作成業務などでも活用が待たれている。 エレコムが公開したのは、東京ビッグサイト青海展示棟で開催中の「第1回 量子コンピューティングEXPO【春】」の同社ブース内。開発しているのはエレコムグループのなかでも先端技術の開発を行っているエレコム子会社のディー・クルー・テクノロジーズ(D-CLUE)だ。 業務用プリンター向けの高速転送
これからの時代、少量カスタムで大量種類のチップを設計する方法とは (UCBの論文を読む) - FPGA開発日記
UCB(University of California, Berkeley)の論文を教えてもらい、読んでみることにした(実際には大量にGoogle翻訳した)。 この論文は"Generating the Next Wave of Custom Silicon"という論文である。 著者から分かる通り、RISC-VとChiselの思いっきり関係者である。 Generating the Next Wave of Custom Silicon Borivoje Nikolić, Elad Alon, Krste Asanović, Electrical Engineering and Computer Sciences, University of California, Berkeley, CA, USA https://ieeexplore.ieee.org/xpl/mostRecentIss
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
本当に私の人生を変えた技術書10選 - FPGA開発日記
フルスクラッチから作って理解するQEMU (Rust編) - FPGA開発日記
半導体業界における「IP」とは何なのかを説明したい - FPGA開発日記
Nintendo Switchからデジタル音声を「直接」取り出す。FPGAで！ - Zopfcode
どのように論文を読むか - FPGA開発日記
ソフトウェア・エンジニアのためのFPGA入門(1) どうしていまFPGAなのか、そしてFPGAとは何か?
「プログラマーのためのCPU入門」を買いました - FPGA開発日記
ブログを毎日書き続けるためのテクニック - FPGA開発日記
Intel CPUの脆弱性"ZombieLoad"の論文を読んでみる - FPGA開発日記
ルネサスはなぜFPGAに参入したのか？ その真意をキーマンに聞く
これはセガサターンミニ!? 達成電器が技術デモを展示【 #TGS2023 】 FPGA技術で高い再現性を実現
「RISC-V＋LLVM本 付録2. 浮動小数点命令」を無償公開しました - FPGA開発日記
GreenPAKっていうFPGAみたいなデバイスを紹介してみたい by AoiSaya | elchika
オール・トランジスタ4ビットCPUの製作とFPGA開発[Vol.1 ノイマン型CPUの設計]
阪大、FPGAの実装密度を12倍向上させる「ビアスイッチ」を開発
言語モデルを高位合成でFPGAに実装してみた
FPGAを使ってみたい技術者や学生、一般企業に向けた無償のオンラインFPGA利用環境『ACRiルーム』を開設
AMDが「CPUとFPGAのハイブリッドプロセッサ」の特許を出願
高位合成でFPGA開発！最短 1日で映像リサイズ機能を実装する - aptpod Tech Blog
FPGAを使ったカスタムGPU「FuryGPU」。90年半ばハイエンドカードと同等の性能
VMware、GPUやFPGAの仮想化機能をvSphereに統合へ、「Bitfusion」買収を発表
RISC-V内蔵FPGAを搭載した小型シングルボードコンピュータ
ルネサス、ローエンドFPGA市場に参入、小規模、低電力、低価格製品を投入 | Renesas
Intel、1,020万ロジックを備えた世界最大のFPGA
FPGA で 8088 (D8088-2) を動かして自作PCをやる - w_o’s diary
スバルの新型「アイサイトX」、心臓部にザイリンクスのFPGAを採用 新型「レヴォーグ」を支えるZynq UltraScale＋ MPSoC
